ENTITY 實體名 IS
[GENERIC ( 類屬表 ) ]
[PORT ( 端口表 ) ]
END ENTITY 實體名
（2）MAXPLUSII 是Altera的軟件，現在最新是QuarusII 12
（3）MAXPLUSII支持Verilog，VHDL，AHDL（Altera提供的語言），原理圖等輸入方式
（4）PROCESS0進程結構；PROCESS（敏感變量表）
（5）封裝，妳還是百度吧，太復雜
（6）原理圖文件，後綴名“bdf”
（7）FPGA（Field－Programmable Gate Array），即現場可編程門陣列
（8）我沒看懂問題，應該是“VHDL語言的3個部分”吧——庫，實體，結構體
（9）後綴名“scf”
（10）建立0工程目錄
（11）三種語言：VHDL，Verilog，AHDL
（12）流程：設計輸入－仿真－綜合－後仿真－布局布線－下載驗證
（13）FPGA結構0 可編程輸入輸出單元（IOB）0可配置邏輯塊（CLB）0其他資源
（14）0庫（聲明輸入輸出信號類型）0實體（端口聲明）0結構體（邏輯實現）
（15）0（16）程序題，妳百度壹下都有了
歡迎采納