您的問題要分情況說明。假定，您問題中的cpld只是指的基於乘積項實現的邏輯資源，即marocell、PIA以及I/O control的話，是無法實現RAM結構相應功能的。但是目前的成熟的cpld應用產品（altera,xilinx）中由於除了基本邏輯資源之外，還有很多LPM（library of parameterized model），簡單說，也就是有現成的RAM，PLL，ROM可進行宏調用，顯然是可以實現RAM功能的。以下，分別作生簡略解釋。
PLD（programmable logic device，此處是指只有）的邏輯資源是基於乘積項實現的。且輸入和輸出在同壹回路，只能諸如f=f（a,b,c）這種給定邏輯。即單用乘積項只能實現ROM，cpld中可用與或門電路（乘積項）實現尋址，級聯D觸發器實現數據存儲。（1bit rom）。而不能實現RAM。
RAM其原理是輸入地址，得到相應地址數據。在架構層面上來看的話，其數據通路和地址通路是正交的，而單用乘積項是無法實現兩此種兩類輸入。
水平有限，望慎采納。