當前位置:編程學習大全網 - 編程軟體 - 編程verilog書籍

編程verilog書籍

分配用於連續分配,只能支付給凈類型。如果在進程塊中使用assign(initial,always),則是進程連續賦值,此時只支持寄存器。以下是國外教材:

9.1程序性連續分配

我們在,程序性作業中學習了程序性作業。程序賦值給寄存器賦值。該值保留在寄存器中,直到另壹個程序賦值將另壹個值放入該寄存器。過程連續賦值的行為不同。它們是程序性語句,允許表達式的值在有限的時間內被連續驅動到寄存器或網絡上。程序性連續分配覆蓋寄存器或網絡的現有分配。它們為常規的過程賦值語句提供了有用的擴展。

9.1.1分配和取消分配

關鍵字assign和deassign用於表示第壹種類型的程序性連續賦值。過程連續as符號的左側只能是壹個寄存器或寄存器的串聯。它不能是網絡或寄存器陣列的壹部分或位選擇。程序性連續分配會覆蓋常規程序性分配的效果。程序性連續分配通常用於受控時間段。

壹個簡單的例子是我們在中建模的帶異步復位的負邊沿觸發D觸發器。在中,我們現在使用assign和deassign語句對相同的D_FF建模。

  • 上一篇:MFC與windows form到底哪個好
  • 下一篇:FPGA 按鍵消抖的問題
  • copyright 2024編程學習大全網