2.端口，VHDL語言中的端口指的是電路引腳，而不是普通軟件編程語言意義上的進程所擁有的端口。例如，壹個雙輸入與門有兩個輸入引腳，壹個輸出引腳是端口。端口語句如上述實體中所定義。
3.體系結構，其功能是描述壹個實體的行為(描述該實體所描述的電路的功能)、組件以及組件內部的連接關系。
4.庫，Library)，VHDL語言與普通軟件編程語言的庫沒有太大區別。庫的使用如上面的實體所示。
5.包，通常在我們的VHDL程序中，大部分需要調用的包都是IEEE庫。