Verilog HDL是目前應用最為廣泛的硬件描述語言．Verilog HDL可以用來進行各種層次的邏輯設計，也可以進行數字系統的邏輯綜合，仿真驗證和時序分析等。 Verilog HDL適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設計和描述． Verilog HDL進行設計最大的優點是其工藝無關性．這使得工程師在功能設計，邏輯驗證階段可以不必過多考慮門級及工藝實現的具體細節，只需根據系統設計的要求施加不同的約束條件，即可設計出實際電路． Verilog HDL是壹種硬件描述語言(hardware description language)，為了制作數字電路而用來描述ASICs和FPGA的設計之用。Verilog 的設計者想要以 C 編程語言為基礎設計壹種語言，可以使工程師比較容易學習。 Verilog 是由en:Gateway Design Automation公司於大約1984年開始發展。Gateway Design Automation公司後來被 Cadence Design Systems於1990年所購並。現在 Cadence 對於 Gateway 公司的 Verilog 和 Verilog-XL 模擬器擁有全部的財產權。
如果您是專用集成電路（ASIC）設計人員，則必須首先掌握verilog，因為在IC設計領域，90％以上的公司都是采用verilog進行IC設計。
設計人員通過計算機對HDL語言進行邏輯仿真和邏輯綜合，方便高效地設計數字電路及其產品。
上一篇:入門級web開發的書籍有哪些？下一篇:MySQL分頁的sql語言怎麽寫？