vhdl語言是什麽

VHDL 就是 VHSIC Hardware Description Language 的縮寫，而 VHSIC 就是 Very High Speed Integrated Circuit 的縮寫，其意義就是非常高速積體電路。所以 VHDL 就是非常高速積體電路的硬體描述語言。這是壹項原由美國國防部 ( DoD, Department of Defense) 所支持的研究計畫。為了將電子電路的設計意涵以文件方式保存下來，以便其它人能輕易地了解電路的設計意義。這就是VHDL的由來。

在1985年，美國國防部取得委托研究的第壹版語言。隨後，VHDL語言就轉移給IEEE，並在1987年成為IEEE1076---1987標準。1988年，英國國防部規定所有官方的ASIC設計均需以VHDL為設計描述語言。所以VHDL就逐漸地成為工業界的標準"1993年，IEEE將IEEE1076---1981標準經過壹些增修(新增壹些功能、去除模糊部份以及保留往前***容等等)之後，規範了另壹個新的VHDL標準IEEE1164。1996年，IEEE將電路合成的程式標準與規格加入至VHDL電路設計語言中，稱之為IEEE1076．3標準。

VHDL電路設計語言的規範目的，在於要提供壹個高階而且快電路設計工具，它涵蓋電路描述(Description)電路合成與電路模擬(Simulation)等三個電路設計工作。

就像壹些常用的程式設計語言(例如C、Pascal等高階語言)用來描述計算數學函數或處理資料程序。程式的執行就是資料數值的計算。同樣地，VHDL是壹種描述數位系統，而VHDL程式的執行就是數位系統的電路模擬與電路合成。

上一篇:stdlib是什麽意思？

下一篇:線切割連續加工活的操作方法 切割工件中間不停頓的編程方法