當前位置:編程學習大全網 - 編程軟體 - verilog HDL程序:序列檢測器的設計用串行和並行方式編寫

verilog HDL程序:序列檢測器的設計用串行和並行方式編寫

妳 所謂的並行,是不是說將壹串8位二進制碼,如上圖中x輸入轉換為並行

然後判斷輸入x是否等於預置值1010_1101?

還是題目中鍵4、3 並行輸入信號?鍵 1、2 預置數據

每次並行檢測2位,比如判斷x輸入兩位是否等於10,後兩位等於10,再兩位等於11,最後兩位等於01?

如果是這樣,可以將x串行輸入,進行個串並轉換,例如用壹個寄存器reg1[1:0]保存其值。

always @ (posedge clk or negedge rst)

if(!rst)

reg1 <= 2'h0;

else

reg1 <= {x, reg1[1]};

然後對比reg1值是否等於預置值。

僅供參考,謝謝

  • 上一篇:數控銑削加工空間曲面的主要方法有哪些?
  • 下一篇:如何從零使用 Keras + TensorFlow 開發壹個復雜深度學習模型
  • copyright 2024編程學習大全網