異步清零，是指與時鐘不同步，即清零信號有效時，無視觸發脈沖，立即清零；同步清零是時鐘觸發條件滿足時檢測清零信號是否有效，有效則在下壹個時間周期的觸發條件下，執行清零。
例如74LS161采用異步清零，而74LS162，74LS163采用的是同步清零。在同步清零的計數器電路中，RD‘出現低電平後要等下壹個CLK信號到達時才能將觸發器清零。而在異步清零的計數器電路中，只要RD’出現低電平，觸發器立即被置零，不受CLK的控制。
擴展資料：
在芯片初始化完成後，觸發器內部各模塊是處於復位狀態，因此需要依次清零釋放，其中就通過FIFO的異步清零與同步清零兩種清零方式進行釋放。在IC設計中，是不允許FIFO溢出的，但是壹旦有溢出必須有中斷上報機制。
在壹些FIFO設計中，讀端口非空即讀，且讀時鐘頻率大於寫時鐘，此種情況下，在正常工作狀態，FIFO不會溢出，因此此類FIFO沒有反壓流控和溢出中斷上報機制。
若先清零釋放寫端口，則數據會不斷寫入到FIFO中，而此時讀端口沒有清零，這段時間內可能會發生FIFO溢出並且沒有任何信息上報，因此不合理。