除法運算時：除法和減法都是縮小數據，得到的最後結果如果要比原來的位寬小的時候，那取數據的低位，把高位拋棄，取低位的位寬數和輸出結果的位寬數壹致就行。原來的數sum是11位位寬，sum經過除法運算（sum/8,就是右移3位），那麽結果data_out=sum（7:0），(即取低8位才是結果)。
FPGA，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進壹步發展的產物。它是作為專用集成電路（ASIC）領域中的壹種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。