1、首先新建工程。File->new project Wizard.點擊Next。
2、輸入工程名字，點擊Finsh就把壹個空工程建立好了。
3、接著新建VHDL文件。
4、編寫代碼。註意工程名要和實體名壹致。
5、如圖所示表示編譯、綜合成功。
6、建立波形文件。
7、添加節點。先點擊空白處彈出如圖所示對話框。
8、再把編程涉及的節點加入，設置之後點擊保存時，波形文件名會默認實體名，點擊保存即可。
9、選擇仿真工具。processing->Simulator tool。
10、進行仿真，通過如圖所示的步驟就能得到自己設計的波形了。
註意事項：
Quartus平臺與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應商的開發工具相兼容。改進了軟件的LogicLock模塊設計功能，增添 了FastFit編譯選項，推進了網絡編輯性能，而且提升了調試能力。