多核處理器是指在壹枚處理器中集成兩個或多個完整的計算引擎(內核)。多核技術的開發源於工程師們認識到，僅僅提高單核芯片的速度會產生過多熱量且無法帶來相應的性能改善，先前的處理器產品就是如此。他們認識到，在先前產品中以那種速率，處理器產生的熱量很快會超過太陽表面。即便是沒有熱量問題，其性價比也令人難以接受，速度稍快的處理器價格要高很多。
多核心的技術發展：
英特爾工程師們開發了多核芯片，使之滿足“橫向擴展”（而非“縱向擴充”）方法，從而滬怠憤飛蒞讀縫嫂俯譏提高性能。該架構實現了“分治法”戰略。通過劃分任務，線程應用能夠充分利用多個執行內核，並可在特定的時間內執行更多任務。多核處理器是單枚芯片（也稱為“矽核”），能夠直接插入單壹的處理器插槽中，但操作系統會利用所有相關的資源，將每個執行內核作為分立的邏輯處理器。通過在兩個執行內核之間劃分任務，多核處理器可在特定的時鐘周期內執行更多任務。多核架構能夠使軟件更出色地運行，並創建壹個促進未來的軟件編寫更趨完善的架構。盡管認真的軟件廠商還在探索全新的軟件並發處理模式，但是，隨著向多核處理器的移植，現有軟件無需被修改就可支持多核平臺。操作系統專為充分利用多個處理器而設計，且無需修改就可運行。為了充分利用多核技術，應用開發人員需要在程序設計中融入更多思路，但設計流程與對稱多處理 (SMP)系統的設計流程相同，並且現有的單線程應用也將繼續運行。得益於線程技術的應用在多核處理器上運行時將顯示出卓越的性能可擴充性。此類軟件包括多媒體應用（內容創建、編輯，以及本地和數據流回放）、工程和其他技術計算應用以及諸如應用服務器和數據庫等中間層與後層服務器應用。多核技術能夠使服務器並行處理任務，而在以前，這可能需要使用多個處理器，多核系統更易於擴充，並且能夠在更纖巧的外形中融入更強大的處理性能，這種外形所用的功耗更低、計算功耗產生的熱量更少。多核技術是處理器發展的必然。推動微處理器性能不斷提高的因素主要有兩個：半導體工藝技術的飛速進步和體系結構的不斷發展。半導體工藝技術的每壹次進步都為微處理器體系結構的研究提出了新的問題，開辟了新的領域；體系結構的進展又在半導體工藝技術發展的基礎上進壹步提高了微處理器的性能。這兩個因素是相互影響，相互促進的。壹般說來，工藝和電路技術的發展使得處理器性能提高約20倍，體系結構的發展使得處理器性能提高約4倍，編譯技術的發展使得處理器性能提高約1.4倍。但是今天，這種規律性的東西卻很難維持。多核的出現是技術發展和應用需求的必然產物。
妳說的幾核幾核就是電腦的中央處理器（CPU）中央處理器（Central Processing Unit）的縮寫，即CPU，CPU是電腦中的核心配件，只有火柴盒那麽大，幾十張紙那麽厚，但它卻是壹臺計算機的運算核心和控制核心。電腦中所有操作都由CPU負責讀取指令，對指令譯碼並執行指令的核心部件。中央處理器（Central Processing Unit，CPU），是電子計算機的主要設備之壹。其功能主要是解釋計算機指令以及處理計算機軟件中的數據。所謂的計算機的可編程性主要是指對CPU的編程。 CPUCPU是計算機中的核心配件，只有火柴盒那麽大，幾十張紙那麽厚，但它卻是壹臺計算機的運算核心和控制核心。計算機中所有操作都由CPU負責讀取指令，對指令譯碼並執行指令的核心部件。 CPU、內部存儲器和輸入/輸出設備是電子計算機的三大核心部件。 同時，中國藥科大學的英語簡稱也是CPU（China Pharmaceutical University ） 基本原理 CPU的主要運作原理，不論其外觀，都是執行儲存於被稱為程式裏的壹系列指令。在此討論的是遵循普遍的架構設計的裝置。程式以壹系列數字儲存在電腦記憶體中。差不多所有的CPU的運作原理可分為四個階段：提取（Fetch）、解碼（Decode）、執行（Execute）和寫回（Writeback）。 Intel公司生產的Core牌CPU第壹階段，提取，從程式記憶體中檢索指令（為數值或壹系列數值）。由程式計數器（Program Counter）指定程式記憶體的位置，程式計數器保存供識別目前程式位置的數值。換言之，程式計數器記錄了CPU在目前程式裏的蹤跡。 提取指令之後，程式計數器根據指令式長度增加記憶體單元。指令的提取常常必須從相對較慢的記憶體尋找，導致CPU等候指令的送入。這個問題主要被論及在現代處理器的快取和管線化架構（見下）。 CPU根據從記憶體提取到的指令來決定其執行行為。在解碼階段，指令被拆解為有意義的片斷。根據CPU的指令集架構（ISA）定義將數值解譯為指令。 壹部分的指令數值為運算碼（Opcode），其指示要進行哪些運算。其它的數值通常供給指令必要的資訊，諸如壹個加法（Addition）運算的運算目標。這樣的運算目標也許提供壹個常數值（即立即值），或是壹個空間的定址值：暫存器或記憶體位址，以定址模式決定。 在舊的設計中，CPU裏的指令解碼部分是無法改變的硬體裝置。不過在眾多抽象且復雜的CPU和指令集架構中，壹個微程式時常用來幫助轉換指令為各種形態的訊號。這些微程式在已成品的CPU中往往可以重寫，方便變更解碼指令。 在提取和解碼階段之後，接著進入執行階段。該階段中，連接到各種能夠進行所需運算的CPU部件。 例如，要求壹個加法運算，算數邏輯單元（ALU，Arithmetic Logic Unit）將會連接到壹組輸入和壹組輸出。輸入提供了要相加的數值，而且在輸出將含有總和結果。ALU內含電路系統，以於輸出端完成簡單的普通運算和邏輯運算（比如加法和位元運算）。如果加法運算產生壹個對該CPU處理而言過大的結果，在標誌暫存器裏，運算溢出（Arithmetic Overflow）標誌可能會被設置（參見以下的數值精度探討）。 最終階段，寫回，以壹定格式將執行階段的結果簡單的寫回。運算結果極常被寫進CPU內部的暫存器，以供隨後指令快速存取。在其它案例中，運算結果可能寫進速度較慢，但容量較大且較便宜的主記憶體。某些類型的指令會操作程式計數器，而不直接產生結果資料。這些壹般稱作“跳轉”（Jumps）並在程式中帶來循環行為、條件性執行（透過條件跳轉）和函式。 許多指令也會改變標誌暫存器的狀態位元。這些標誌可用來影響程式行為，緣由於它們時常顯出各種運算結果。 例如，以壹個“比較”指令判斷兩個值的大小，根據比較結果在標誌暫存器上設置壹個數值。這個標誌可藉由隨後的跳轉指令來決定程式動向。 在執行指令並寫回結果資料之後，程式計數器的值會遞增，反覆整個過程，下壹個指令周期正常的提取下壹個順序指令。如果完成的是跳轉指令，程式計數器將會修改成跳轉到的指令位址，且程式繼續正常執行。許多復雜的CPU可以壹次提取多個指令、解碼，並且同時執行。這個部分壹般涉及“經典RISC管線”，那些實際上是在眾多使用簡單CPU的電子裝置中快速普及（常稱為微控制（Microcontrollers））。 基本結構 CPU包括運算邏輯部件、寄存器部件和控制部件。CPU從存儲器或高速緩沖存儲器中取出指令，放入指令寄存器，並對指令譯碼。它把指令分解成壹系列的微操作，然後發出各種控制命令，執行微操作系列，從而完成壹條指令的執行。 指令是計算機規定執行操作的類型和操作數的基本命令。指令是由壹個字節或者多個字節組成，其中包括操作碼字段、壹個或多個有關操作數地址的字段以及壹些表征機器狀態的狀態字和特征碼。有的指令中也直接包含操作數本身。 運算邏輯部件 運算邏輯部件，可以執行定點或浮點的算術運算操作、移位操作以及邏輯操作，也可執行地址的運算和轉換。 寄存器部件 寄存器部件，包括通用寄存器、專用寄存器和控制寄存器。 32位CPU的寄存器通用寄存器又可分定點數和浮點數兩類，它們用來保存指令中的寄存器操作數和操作結果。 通用寄存器是中央處理器的重要組成部分，大多數指令都要訪問到通用寄存器。通用寄存器的寬度決定計算機內部的數據通路寬度，其端口數目往往可影響內部操作的並行性。 專用寄存器是為了執行壹些特殊操作所需用的寄存器。 控制寄存器通常用來指示機器執行的狀態，或者保持某些指針，有處理狀態寄存器、地址轉換目錄的基地址寄存器、特權狀態寄存器、條件碼寄存器、處理異常事故寄存器以及檢錯寄存器等。 有的時候，中央處理器中還有壹些緩存，用來暫時存放壹些數據指令，緩存越大，說明CPU的運算速度越快，目前市場上的中高端中央處理器都有2M左右的二級緩存。 控制部件 控制部件，主要負責對指令譯碼，並且發出為完成每條指令所要執行的各個操作的控制信號。 其結構有兩種：壹種是以微存儲為核心的微程序控制方式；壹種是以邏輯硬布線結構為主的控制方式。 微存儲中保持微碼，每壹個微碼對應於壹個最基本的微操作，又稱微指令；各條指令是由不同序列的微碼組成，這種微碼序列構成微程序。中央處理器在對指令譯碼以後，即發出壹定時序的控制信號，按給定序列的順序以微周期為節拍執行由這些微碼確定的若幹個微操作，即可完成某條指令的執行。 簡單指令是由（3～5）個微操作組成，復雜指令則要由幾十個微操作甚至幾百個微操作組成。 邏輯硬布線控制器則完全是由隨機邏輯組成。指令譯碼後，控制器通過不同的邏輯門的組合，發出不同序列的控制時序信號，直接去執行壹條指令中的各個操作。 其 他 應用大型、小型和微型計算機的中央處理器的規模和實現方式很不相同，工作速度也變化較大。中央處理器可以由幾塊電路塊甚至由整個機架組成。如果中央處理器的電路集成在壹片或少數幾片大規模集成電路芯片上，則稱為微處理器（見微型機）。 中央處理器現 狀 中央處理器的工作速度與工作主頻和體系結構都有關系。中央處理器的速度壹般都在幾個MIPS（每秒執行100萬條指令）以上。有的已經達到幾百MIPS 。 速度最快的中央處理器的電路已采用砷[shēn]化鎵[jiā]工藝。在提高速度方面，流水線結構是幾乎所有現代中央處理器設計中都已采用的重要措施。未來，中央處理器工作頻率的提高已逐漸受到物理上的限制，而內部執行性（指利用中央處理器內部的硬件資源）的進壹步改進是提高中央處理器工作速度而維持軟件兼容的壹個重要方向。 現在基本上都是雙核還有最新的四核，比如i3 i5i7