壹.軟件選擇和使用
hfss3d全波仿真準確度最高，但是所用時間比較長，對電腦內存要求比較高，建模復雜度高，費時間，對操作要求比較高，設置需要詳細和仔細考慮，比如仿真尺寸要大於求解頻率的十分之壹，求解頻率要設置在整個頻帶的三分之二。設置waveport還是lumpedport，二者區別在哪，使用環境和條件，設置需要註意的點。
2.sigrity power si 使用的是mom 和workflow流暢算法當信號寬度遠大於厚度可以用矩量法。同時需要註意設置port值要小，因電源平面阻抗是毫歐級，根據傳輸線阻抗變化公式端口阻抗會對仿真結果有影響，所以要合理設置端口激勵阻抗。
3.ADS優勢主要是通道仿真，此軟件是2.5d結構，在做前仿真的時候評估可以節省時間，在最終仿真階段需要註意最終的snp需要保證snp準確性，在通道仿真領域ads的優勢非常明顯，但也要註意模型的限制性，如模型寄生參數的帶寬範圍。還要註意模型是最終版還是draft版本等。
4.q3d和sigrity都可用於rlgc提取，但是q3d fem算法永遠最準確 sigrity求解速度快。而且q3d是靜電場求解法，即仿真尺度在第三個維度上要＜波長十分之壹，所以無法考慮輻射和遠場
二.使用測試設備
1.VNA壹般可以和plts聯合使用，使用前要校準，註意掃描頻率點，越多準確度越高，average參數建議最少設置2，這個也是越多越準，但是要結合時間和效率做均衡。註意測小信號的器件，輸出power不要太小。使用中發現，將兩個端口連接起來且power設置為負30dbm時候測試曲線會比較模糊，此時在當下線纜連接器和實驗環境情況下準確度已經不夠。校準的時候註意選擇性能特別好的連接頭和高頻線纜，連接需要註意擰緊，且放在壹個平面上。從安全角度考慮註意要戴靜電手環。
2.TDR的測試原理是(v2-v1)/(v2+v1)=(z2-z1)/(z2+z1).內部給定v1和z1內部示波器測試到v2可以算出z2.需要註意的是上升時間越陡對於同壹器件反射越嚴重。需要根據帶寬來設定發送信號的上升時間，還需要註意的是因為要測試差分信號，所以需要做skew校準，測試用的線要保持壹致，測試用的線要校準。使用探針時要註意盡量垂直點上，而且在接觸的地方阻抗會很高，就壹個點，面積小。
3.示波器需要註意用采樣示波器或者時時示波器
三.仿真流程
1.prelayout階段走線疊層評估，考慮速率選擇板材，如光模塊距離短可以選m6，m7.而對於112g 56g高速率的信號且距離較長，需要m8材料。壹般電源層使用較差材料RTF.選擇疊層需要考慮厚度需要合理選擇材料dk，另外材料的roughness和df對損耗有影響，壹般認為m7，m8 roughness為0.25um df在0.002到0.003之間。
2.疊層確認後需要給板廠評估，報價。之後需要draft走線評估，電容下方怎麽挖空，bga和貼片，連接器處怎麽處理，線長要走多長。規則的導入。線距，線寬，同壹對長度差，需要註意壹點是速率特別高的時候補長度不要鋸齒形狀補長度，那樣在高頻的時候線間距會比較近，容易產生容性耦合。表層線距離遠，內層線距離可以近些，線盡量走內層，過孔信號線要背鉆，不背鉆的話相當於該處容性增強，使得阻抗下降。其他註意事項等走線規則
4.ibis ami channel仿真。多板連接起來看眼圖，調預加重和dfe ffe ctle調整眼圖。壹般芯片會給壹個參考，在這個參考範圍附近掃描，然後調整。
三.解決信號完整性各不連續處的方法和理論根據
四.ibis ami模型
ibis模型的話有package 模型 model帶pin腳的，或者是差分的，要知道模型的適用條件，用模型之前要知道模型是否可用是什麽版本，初始版本還是最終確認版本這樣，另外電壓的範圍是否是2vcc到負vcc另外波形的描點是否充沛，是否單調。還做過頻率的阻抗掃描，可以得到模型的使用頻率等。ami是升級版的ibis模型，壹般調的時候可以先按照芯片給的deafult的情況去看結果。結果不好可以觀察波形做通道和參數聯合調整。ctle dfe ffe emphais deemphais.
五.項目討論
六.仿測回歸
考慮模型局限性和測試是否準確。
七.EMC
emc曾經遇到小信號的兩個芯片的地平面不***地的情況，噪聲對信號會有影響，將兩個芯片的地結合起來解決了問題。這裏面引入了地回流路徑的問題，地平面在時領域裏面看最好也是壹個平穩的地面這樣會比較好。還有就是器件和走線最好不要放在靠近pcb邊緣的地方，這樣容易產生幹擾，從電場來說也會影響信號的特性。另外最好不要有跨分割平面的走線，那樣等同於壹個開槽天線，信號向外輻射的能力非常強。最後要說的就是差分線的skew會造成***模幹擾，註意等長的問題，另外當速率特別高的時候繞線等長如果是鋸齒行的會有容性耦合，雖然長度相等，但是信號傳輸的路徑並不相等。
八.PCB制成需要註意問題
pcb最小線距壹般是4mil，截面積是梯形，仿真需要把實際情況考慮進去，過孔焊盤和孔距離壹般5mil以上，背鉆直徑壹般到大於27mil，背鉆壹般留10到12milstub，stub相當於容性，容性增大，阻抗下降，影響特性。如果是插連接器的這種背鉆留40mil。bgasolder如何焊接上的，fpc和pcb焊接的時候厚度2到4mil.孔有疊錯孔疊錯孔還有焊盤的內外徑要求內徑和外徑。另外連接平面的機械孔和激光孔，激光的孔比較小，可以打的密，機械孔便，孔尺寸大。相關的疊層是越來越升級，損耗是越來越低，疊層需要考慮它的dk df roughness這些。不同的編制方式和含膠量對dk df都有影響 壹般hvlp3粗糙度0.25um，dk是隨著頻率升高先降低到thz以上再升高。df是先變大再變小。
九.技術溝通能力問題
自我呈現讓別人接受的多樣式呈現，視頻ppt sharing 專利。還有就是相互的。信息傳達的準確性，追蹤和閉環。最關鍵還是把事情說明白，然後詢問下看看對方怎麽理解。
十.研究生項目
十壹.協議
有的是芯片規範，有的是協議規範。壹般都會規範插入損耗，回波損耗，sdc scd 和scc。信號設置按照差分設計所以scc要求比較寬泛，而sdc scd表示的是差分轉***模，***模轉差分。插入損耗和回波損耗耗可以反應通道的匹配情況和能量損耗情況。