CPU由算術單元、控制器和寄存器以及數據、控制和狀態總線組成。
紅色部分是算術單元ALU，晶體管單位是十億。
綠色部分是內存控制器。
黑色部分，總線控制器
藍色部分是控制器組件。
在CPU的功能模塊中，有這樣壹個工作系統:“協同計算單元”——“控制器組件”——“邏輯單元”？以上是由三部分配合完成的，我們稱之為電子工程系統的“金三角組合”。其中，邏輯單元是內存控制器的功能單元，它自身的運行依賴於協同運行單元，這就是為什麽如果妳超頻cpu，內存會自動超頻。
幾乎所有CPU的工作原理都可以分為四個階段:取指、解碼、執行和寫回。
英特爾Nehalem系列(包括Gulftown、Bloomfield、Lynnfield、Clarkdale)
該型號的L2設置為256K的原始容量，該型號有8個頻道。裏面每個黑色小方塊代表1K的體積指令。這個黑色的小正方形。L1-I(指令)中的每個黑色小方塊也代表1K體積指令，因為目前Nehalem的L1-I(指令)設計的是四通道。
第壹步:英特爾的內存控制器讀取L3中物理內存中的數據，L2-LTB將L3的數據和指令映射到虛擬內存中並與L3壹起臨時存儲，L2讀取指令和數據，而L1-I-TLB讀取L2-LTB的指令並發送給L1-I..
第二步:因為Intel這次在L2的改動很大，所以設計了8個L2通道，總長***256K，也就是每個通道32K，是Core 2系列的八分之壹。由於SMT(同步多H讀)(還有我自己的想法:x86指令對齊宏-opfusion: x86指令對齊宏操作融合可能也是相關的#1)。的加入對L1-I的設計產生了壹個很有意思的變化:Core 2的8通道* * *米改成了Nehalem的8通道的4通道* *米的32K(不過延遲還是3個周期，Nehalem的L1-D的延遲是4個周期，L1-I和L655)。我將簡要說明每個通道中兩個指令的必要性。詳見“/%E5%AE%8F%E8%9E%8D%E5%90%88”(壹次最多可以合並四條指令)，從而強化SMT的功能，提升解碼效率。{與核心2壹樣，在ILTB與排序和宏融合之間，添加了分支預測和L1緩存工具。英特爾的核心架構在解碼部門確實很棘手。這種橫向設計不僅造就了Core 2的效果，也使得Nehalem的指令命中率明顯高於Core 2。【l 1 cache-in tracking】是Netburst架構時代L1-I對外部L2的追蹤，而在Nehalem及其以後的架構時代，正好相反——對內部解碼器進行追蹤，這樣的設計可以最大化Nehalem指令命中率的準確性。通知預取緩沖區和分支預測擦除不準確再次讀取並引導指令組]}指令組進入與Core 2相同的解碼單元:得益於分支預測的早期幫助，妳可以讓指令隊列準確地對復雜指令和簡單指令進行排序，妳將擁有壹個復雜解碼器和三個簡單Cecoder的設計。指令組開始進入解碼器部分，這些分支排序後的指令組進入各自位置對應的解碼器。復雜解碼器壹次將復雜指令解碼成四個微操作，而簡單Cecoder壹次可以將簡化指令解碼成壹個微操作。在復數解碼器旁邊，有壹個微操作代碼排序器，用於對復數解碼器解碼的四個微操作進行排序。然後微操作組進入解碼後的指令隊列(微操作條目)，這個單元的作用和Core 2壹樣，就是微操作的排序和暫存。{類似於Core 2的跨單元設計又出現了，從指令隊列中分離出來&:在X86指令對齊宏運算融合之間增加壹個微指令序列器，讓Intel的預解碼decode設置發揮作用。Intel的解碼效率和SMT功能進壹步加強，因為預解碼的微指令可以繞過解碼器，直接到達微操作排序和臨時存儲單元。在這個單元的旁邊，有壹個全時循環流解碼器，用來解碼軟件線程的循環操作，既增強了效率，又節省了功耗。微操作組進入了與Core 2相同的微操作融合，其功能仍然是執行至少兩個特定的微操作融合成壹個微操作，從而提高解碼效率。微操作組進入最後壹個第三單元2X退役分配表，當處理器執行壹條指令時，自動從調度進程中去除，是CPU核心頻率的兩倍，從而大大提高微操作組的效率，增加有效微操作的吞吐量。微操作組進入倒數第二重排序緩沖融合(Reorder Buffer Fused)進行最終排序和最終融合。在這個功能單元中，還有最後附加的功能單元2X退役寄存器文件，與2X退役分配表有異曲同工之妙，後者是文件分配表核心頻率兩倍的退役，而前者被替換用來註冊文件。讓微操作組的效率和有效微操作的吞吐量做壹個總結提升再提升，最後就是像Core 2(入口預約站)壹樣的解碼部門的最後壹個單位！