當前位置:編程學習大全網 - 編程語言 - Fbga編程

Fbga編程

復員方案:

DDR是用壹個周期來來回回的傳輸數據,所以傳輸是同時加倍的,所以就像是工作在兩倍的工作頻率上。為了直觀起見,用等價的方式命名,所以命名為DDR 200 266 333 400。

DDR2:

雖然DDR2的工作頻率沒有變化,但是數據傳輸的24bit位寬從DDR的2 bit變成了4bit,所以同時傳輸的數據是DDR的兩倍,所以也以等效頻率命名,即DDR2 400 533 667 800。

DDR3:

DDR3內存的工作頻率沒有增加,數據傳輸位寬增加到了8bit,是DDR2的兩倍,所以在同樣的工作頻率下達到了更高的帶寬,所以用等價的方式命名為DDR 3 800 1066 1333 1600。

所以可以看出DDR 400 DDR2 800 DDR3 1600等內存的工作頻率沒有區別,但是由於傳輸數據的位寬翻倍,帶寬增加了。

內存的真實工作頻率取決於延遲。DDR400和DDR2 800的實際工作頻率相同,後者的帶寬是前者的兩倍,延遲相同。如果是DDR400和DDR2 667,後者帶寬更大,但實頻更低,延遲略大。

DDR2和DDR有什麽區別?

1,速率和預取量?

DDR2的實際工作頻率是DDR的兩倍,DDR2內存的預期4-4位容量是標準DDR內存的兩倍。?

2.封裝和電壓?

DDR包是TSOPII,DDR2包是FBGA;;

DDR的標準電壓是2.5V,DDR2的標準電壓是1.8V

3、位預取?

DDR是2位預取,DDR2是4位預取。

4.新技術的引入?

DDR2介紹了強迫癥、ODT和波斯特。

(1) ODT: ODT是內置核心的端接電阻,作用是使DQS、RDQS、DQ、DM信號消耗在端接電阻上,防止這些信號反射到電路上;

(2)Post CAS:旨在提高DDR2內存的利用效率;

如果沒有預CAS功能,對其他L存儲體的尋址操作可能會延遲,因為當前行的CAS命令占用了地址行,並且數據I/O總線將會空閑。當使用預CAS時,將消除命令沖突,並提高數據I/O總線的速率。

(3)OCD(片外驅動):離線驅動調整,DDR2可以通過OCD提高信號完整性。OCD的功能是調整DQS和DQ之間的同步,以確保信號的完整性和可靠性。OCD的主要目的是調整I/O接口的電壓,以補償上拉和下拉電阻值,從而最小化DQS和DQ數據信號之間的偏差。

校準過程中,分別測試了DQS高電平和DQS高電平與DQS低電平和DQS高電平的同步性。如果不符合要求,則通過設置具有突發長度的地址線來傳輸上拉/下拉電阻電平,並且直到測試合格才退出OCD操作。

DDR3和DDR2的區別:

1,DDR2是1.8V,DDR3是1.5V;;?

2.DDR3采用CSP和FBGA封裝,8位芯片采用78球FBGA封裝,16位芯片采用96球FBGA封裝,DDR2采用60/68/84球FBGA封裝。?

3.邏輯庫的數量,DDR2有4個庫,8個庫,而DDR3有8個初始庫;?

4.突發長度。因為DDR3預計為8位,所以突發長度(BL)也固定為8。對於DDR2和早期的DDR架構系統,BL=4也是常用的。

DDR3增加了4位突發斬波模式,即使用BL=4的讀操作和BL=4的寫操作來合成BL=8的數據突發傳輸。此時,該突發模式可由A112位地址線控制。?

5.尋址時序:DDR2的AL為0~4,DDR3為0,CL-1,CL-2。另外,DDR3增加了壹個定時參數——寫延遲(CWD);?

6.位預取:DDR 2是4位預取,DDR 3是8位預取;

7.新功能:ZQ為新引腳,連接240歐姆低容差參考電阻,增加了外露SRT(自回流溫度)可編程溫控存儲器的時鐘頻率功能。

加入PASR(PartialArray自刷新)局部存儲體刷新功能,可以說是對整個存儲體做更有效的數據讀寫,達到省電效果;

8.DDR3的參考電壓壹分為二,即命令和地址信號的VREFCA和數據總線的VREFDQ,將有效提高系統數據總線的信噪比水平;?

9.點對點連接(P2P),這是提高系統性能的壹個重要變化。

  • 上一篇:電氣自動化面試問題
  • 下一篇:濰坊工商職業學校中專專業有哪些?專業介紹
  • copyright 2024編程學習大全網