我們看到很多芯片，都有壹個JTAG口，這是幹什麽用的呢?
JTAG(Joint Test Action Group)聯合測試工作組。是壹種標準測試協議，主要用於芯片內部的測試兼容IEEE 1149.1協議，很多的高級芯片均具有這個協議，如FPGA、DSP等。
JTAG口壹開始只是用來對芯片內部進行測試的，他的原理就是在器件內部定義壹個名為TAP(Test Access Port)測試訪問口,然後通過專用的工具對內部進行測試。現在，通過JTAG可對芯片內部的所有部件進行編程控制。
下面我們來介紹壹下JTAG口的接口定義!
JTAG口有很多的封裝，比如10腳、14腳和20腳，盡管引腳的數目和排序不同，但都是大同小異!
IEEE1149.1標準裏是強制要求的如下：
1、TCK(Test Clock Input)--JTAG口時鐘腳
測試時鐘輸入腳為TAP的操作提供了壹個獨立的、基本的時鐘信號，TAP的所有操作都是通過這個時鐘信號來驅動的。
2、TMS (Test Mode Selection Input) -----測試模式選擇輸入腳
TMS信號可以控制TAP在不同的狀態之間進行相互轉換，此信號在TCK的上升沿有效。
3、TDI (Test Data Input) -----測試數據輸入腳
TDI是所有要輸入到特定寄存器的數據串行輸入的接口。
4、TDO (Test Data Output) -----測試數據輸出腳
TDO是所有要從特定的'寄存器中輸出的數據串行輸出的接口。
5、 (VTREF) -----接口信號電平
接口信號電平可以用來確定ARM的JTAG接口使用的邏輯電平。
IEEE1149.1標準裏是可選項的要求如下：
1、TRST (Test Reset Input) ----測試復位輸入腳
TRST信號可以執行與TMS壹樣的功能，即用來對TAPController進行復位(初始化)。
2、RTCK(Return Test Clock ) ----反饋測試時鐘
此腳是用來同步TCK信號的，由目標端反饋給仿真器的時鐘信號，在不使用時直接接地。
3、nSRST (System Reset )----時鐘復位信號反饋腳
此腳可以檢測目標系統的復位情況同時也可與目標板上的系統復位信號相連,直接對目標系統復位。建議為了防止誤觸發應在目標端加上適當的上拉電阻。
4、USER IN--用戶自定義輸入
此腳可以接到目標機的壹個IO上，用來接受上位機的控制。
5、USER OUT--用戶自定義輸出
此腳可以接到目標機的壹個IO上，用來向上位機的反饋壹個狀態。
實際上，這些可以選擇的腳，壹般都是不使用的，在實際應用中出現的20線等口，主要是為了增加地線，減小JTAG的幹擾而出現的。