PLL 的好處包括： (1）易於集成到 IC 中。 (2）無線信道間隔中的靈活性。 (3）可獲得高性能。 (4）頻率合成器外形尺寸較小。
本文向讀者介紹 PLL 應用中頗具價值的註意事項和使用技巧。
PLL 概述 簡
單的 PLL 由頻率基準、相位檢波器、電荷泵、環路濾波器和壓控振蕩器 （VCO）組成。基於 PLL 技術的頻率合成器將增加兩個分頻器：壹個用於降低基 準頻率，另壹個則用於對 VCO 進行分頻。而且，將相位檢波器和電荷泵組合在壹 個功能塊中也很容易，以便進行分析（見圖 1）。簡單的 PLL 上所增設的這些數 字分頻器電路實現了工作頻率的輕松調節。處理器將簡單地把壹個新的分頻值 “寫入”到位於 PLL 中的寄存器中，更新 VCO 的工作頻率，並由此改變無線設備 的工作信道。 PLL 工作原理 PLL 是作為閉環控制系統工作，用於比較基準信號與 VCO 的相位。增設基準 和反饋分頻器的頻率合成器負責比較兩個由分頻器的設定值調節相位。 該相位比 較在相位檢波器中完成，在大多數系統中，這種相位檢波器是壹個相位和頻率檢 波器。該相位-頻率檢波器生成壹個誤差電壓，此誤差電壓在±2π 的相位誤差 範圍內近似為線性，並在誤差大於±2π 的情況下保持恒定。相位-頻率比較器 所采用的這種雙模式操作可生成針對大頻率誤差（比如，當 PLL 在上電期間起動 時）的較快的 PLL 鎖定時間，並避免被鎖定於諧波之上。
--- VCO 利用調諧電壓生成壹個頻率。VCO 可以是模塊、IC，也可由分立元件來 制成。 2 示出了壹個位於 MAX2361 發送器 IC 內部的、 圖 采用有源元件制作的 VCO。 諧振回路和變容二極管是外置的，使得設計工程師能夠對 IF（中頻）LO（本機 振蕩器）進行獨特的規定，以便對特定的無線電頻率方案提供支持。 環路濾波器對由相位-頻率檢波器的電荷泵所產生的電流脈沖進行積分，以 生成施加於 VCO 的調諧電壓。傳統的做法是使來自環路濾波器的調諧電壓升高 （變為更大的 ），以使 VCO 的相位超前並提高 VCO 的頻率。環路濾波器可以 采用諸如電阻器和電容器等無源元件來實現，也可采用壹個運算放大器。環路濾 波器的時間常數以及 VCO、相位檢波器和分頻器的增益將設定 PLL 帶寬。
PLL 帶 寬決定了瞬態響應、基準寄生電平和噪 波特性。在 PLL 帶寬之內，頻率合成 器輸出端上的相位噪 要是相位檢波器相位噪 而在 PLL 帶寬之外，輸出相 位噪聲則主要源自 VCO 相位噪 頻率合成器 PLL 基準輸入是壹個穩定、無幹擾的恒定頻率信號。在大多數無 線電設備中都采用了某種形式的晶體振蕩器，原因是其相位噪 常低，而且其 頻率穩定並進行了精 規定。PLL 將對該基準進行分頻，以提供壹個用於相位 -頻率檢波器的較低頻率。這壹較低的頻率將設定用於檢波器的比較率，並通過 使反饋分頻器設定值以“1”的幅度遞增的方法來設立可行的最小頻率步進。這 變成了合成器的頻率分辨率（即頻率步長），它應該等於或小於 設計之中的 無線電系統的信道間隔。
利用由反饋分頻器按比例縮小的 VCO 的輸出，相位檢波 器和環路濾波器生成了壹個調諧電壓。基於上述說明，VCO 的工作頻率為： 例如，若基準頻率為 20MHz，且基準分頻器值為 2000，則壹個 88103 的反饋 分頻器設定值將產生壹個如下的 VCO 頻率： (20MHz/2000)×88103=881.03 MHz 由於比較頻率為 10kHz，因此，使反饋分頻器設定值增加 1（即變為 88104） 將產生壹個數值為 881.04MHz 的 VCO 頻率。 該頻率合成器將基準頻率倍頻至 UHF 波段。 采用這種 PLL 倍頻法會引發壹個 不良的後果，即環路帶寬內的相位噪聲有所增加。在環路帶寬內，PLL 噪 的 增幅為 20log(N)。在上文所述的場合中，相位噪 增加 20log(88103) = 98.89dB！這就是基準振蕩器必須非常幹凈的原因。環路的動作將使噪 增加 100dB 左右，所以，如果想獲得滿足當今無線電通信需要的足夠輸出質量，就必 須采用高 Q 值晶體振蕩器。 使 PLL 運作 VCO 部分 因為 VCO 由 PLL 頻率合成器來生成信號輸出， 所以 PLL 的絕大部分性能都是 由它決定的。
如果 VCO 未能 '地運作，則許多性能參數都將受到影響。在調試 階段的初期應對 VCO 進行測試， 以 其提供預定的頻率範圍、 增益和輸出電平。 如果只是想測試 VCO，則需對 PLL 進行修正，以取消閉環控制。“斷開”環路的 壹種常用方法是使 R3 開路（見圖 2），並在 C4 的兩端施加壹個實驗室電源，這 樣就使得 VCO 調諧電壓能夠在期望的範圍內改變。當調諧電壓改變時，應在壹個 頻率計數器（或頻譜分析儀）上監視 VCO 的工作頻率。記錄若幹調諧電壓設定值 條件下的 VCO 工作頻率。
● VCO 是否位於 '的頻率上？ 利用由上述的簡單測試所獲得的數據， 您將可以對 VCO 能否工作於期望的頻 率之上做出快速評估。如果 VCO 產生壹個位於 183MHz 頻率之上 IF LO（中頻本 機振蕩器），而測試中所記錄的最低頻率為 187MHz，則 PLL 將無法進行正確的 相位鎖定。為了對該條件進行校 應核實 VCO 振蕩回路中的所有諧振元件均具 有所需的參數值。例如，若諧振電路電感器 L1（見圖 2）過小，則諧振頻率將被 提升。 應始終牢記用於描述壹個簡單的 LC 諧振電路的諧振頻率的方程式： Fres 為諧振頻率（單位：Hz）。 L 為電感值（單位：H）。 C 為電容值（單位：F）。
● 是否安裝了正確的元器件？ 電抗元件的尺寸非常之小，以致於無法印上可見標簽。這就意味著 VCO 當中 的元件的最為容易的測試方法是采用已知數值的元件來進行替換。 由於第壹塊電 路板的組裝可能是手工完成的， 因此很有可能在 PCB 上焊接了參數值不 '的元 件。可根據需要來替換振蕩回路中的元件，以使 VCO 頻率接近期望的工作點。 您可以按照表 1 所述對 VCO 進行校正，但 PLL 仍然有可能出現問題。如果 VCO 的調諧增益與 環路濾波元件參數值時所采用的數值相差較大，則環路有 可能發生振蕩。在圖 3 中，應註意的是由原型設計所獲得的實驗室數據繪制的曲 線的斜率。反饋環路穩定性的獲得要求環路增益位於特定的範圍內。如果 VCO 處於 '的頻率之上但增益誤差較大， 則環路本身將發生振蕩並導致 VCO 在眾多 的頻率上被調制。在開環條件下使用您的 VCO 數據，以驗證環路增益接近您的設 標值。如果 VCO 的調諧增益過高，則變容二極管將被過於緊密地耦合至諧振 電路。應確認安裝了正確的變容二極管。將變容二極管耦合至振蕩回路的電容器 （圖 2 中的 C2 和 C3）可能數值過大。反過來，如果 VCO 調諧增益較低，則或許 需要增大 C2 和 C3 的數值。 分頻器
● 分頻器能否在期望的頻率上工作？ PLL 設計往往會忽視數字分頻器的規格。分頻器的工作狀況壹般是良好的， 但由於不能始終保持這種良好的工作狀態， 因此 PLL 有時無法獲得預期的工作性 能。所有的分頻器都具有針對最大輸入頻率（FMAX）和最小輸入電平的規格。在 壹個忽視了 FMAX 規格的設計中， 分頻器將“丟失脈沖”。 閉環隨後將檢測出 VCO 的頻率過低並使調諧電壓進壹步走高。分頻器將丟失更多的脈沖，而且，環路將 試圖把 VCO 提升至壹個更高的頻率上。 環路將進入壹個“閉鎖”狀態， 此時， VCO 調諧電壓被保持在 源電壓上。這裏，在工作上容易使人產生誤解的問題是反 饋分頻器不僅必須對 VCO 的預期輸出進行分頻， 而且還必須對 VCO 在鎖定和 條件下有可能產生的最高頻率進行正確的分頻。為了使環路可靠地運行，在啟動 或信道變更時所遇到的瞬變條件不得引發反饋極性反轉。
● VCO 的幅度是否足以驅動分頻器？ 反饋分頻器的運作也有壹個最小信號幅度要求。應確保到達分頻器的 VCO 信號電平在 VCO 的整個頻率範圍內都遠遠高於數據表所給出的最小值。 當信號電 平過低時，分頻器通常將丟失脈沖，從而使得 PLL 無法獲得穩定的穩態操作。
● 是否采用了正確的數值對分頻器進行編程？ 如果分頻器控制寄存器被裝入了錯誤的數值，則 PLL 將不會產生正確的頻 率。在許多接收機嵌入型 PLL（尤其是 采用 發生電路的應用）中常見的 固定壹比二分頻器往往會被忽視。 最後， 由於串行總線上的故障數據傳輸的緣故， PLL 控制寄存器有可能被裝入錯誤數據。設置於串行總線線路之上、用於對噪 和幹擾控制提供幫助的 RC 網絡有可能導致不 '的數據傳輸。需要采用壹個示 波器來 總線定時要求得到滿足，而且被提供至 PLL IC 引腳的數據是有效的。 環路濾波器 環路濾波器用於設定 PLL 的帶寬、瞬態響應，並對噪 譜進行整形。
● 環路濾波器中是否安裝了正確的元件？ 如果安裝了錯誤的元器件，帶寬就有可能過寬，從而導致在 PLL 輸出端上產 生基準頻率寄生邊帶。帶寬也有可能過窄，造成 VCO 相位噪 斥輸出頻譜且穩 定時間過長。如果阻尼因數過低，則環路將發生振蕩。極化濾波電容器具有很高 的漏電流，因而會導致環路持續地采用大電荷泵脈沖來進行校正。這種持續的校 作將使得基準頻率寄生邊帶比預想的要大。應安裝低漏電電容器（陶瓷、雲 母、聚合物薄膜電容器）來改善此性能。 ● 有源濾波器中的運算放大器是否處於飽和狀態？ 不帶片上電荷泵的 PLL 將具有用於控制“升壓、 降壓”條件的相位檢波器輸 出。這些 PLL 常常采用壹個有源環路濾波器。在采用有源環路濾波器的場合，運 算放大器的輸入級有可能在每個來自相位-頻率檢波器的校 沖上發生飽和。 由於並未對退出這種飽和狀態做出精確的規定或控制，因此，環路動態性能將無 法達到設計指標。解決方案是“分離”運算放大器的輸入電阻器，並在響應中設 置壹個極點。這將防止快速脈沖邊沿到達運算放大器輸入端，從而避免發生脈沖 式的飽和現象。必須檢查該附加極點對環路穩定性的影響，因為它將減少設 相位余量。 同樣，有些運算放大器輸入級也會在上電條件下“改變極性”，從而導致環 路因為過量的 饋而發生飽和。這裏， 方案是選擇壹個不受上電瞬變條件 幹擾的運算放大器。 相位相位-頻率檢波器和電荷泵 相位-頻率檢波器和電荷泵通常是與其他 PLL 電路集成在壹起的，因此，如 果它們設計得過於嚴格的話，則幾乎沒有應付困難情形的余地。所以我們不得不 期待著留有壹些容錯空間。 大多數 IC 中的相位-頻率檢波器其操作的某些方式都是由寄存器值來設置 的。檢波器的極性可在軟件控制下進行設定，而且，電荷泵電流的大小可以具有 多個用戶定義值。
● 相位檢波器的極性設定正確嗎？ 相位檢波器控制允許 PLL IC 在 VCO 增益為正值或負值的情況下運行，或對 壹個有源環路濾波器中的信號反相進行補償。應確認相位檢波器的極性是 ' 的，以使其能夠與指定的 VCO 和環路濾波器壹道運作。如果采用以地電位或電源 軌為基準的控制電壓來使環路閉鎖，則執行壹個簡單的位反轉或許就是使 PLL 運行所需完成的全部工作。 ● 電荷泵電流是否為期望值？ 電荷泵同樣（常常）也是由用戶來控制的。這樣很方便，因為它允許頻率合 成器在壹個很寬的調諧範圍內操作， 並可在所關心的頻帶內對 PLL 的增益變化進 行校 如此可在低、中以及高 VCO 頻率條件下獲得相似的環路動態性能和噪聲 特性。如果當頻率合成器在其頻帶內進行調諧時電荷泵電流未被改變，則噪 帶和調諧時間均會發生變化。 如果在壹個工作性能良好的 PLL 中出現上述任何壹 種癥狀，則表明電荷泵電流可能設定得過低、過高，或正在進行與應用不相適合 的改變。 印刷電路板 PLL 通常需要考慮的最後壹個方面便是印刷電路板（PCB）的影響。正如許 多 RF 工程師所熟知的那樣，PCB 是系統至關重要的壹個部分，因此 '的設計 準則是必須遵循的。 通常， 需在濾波器區域采用 '的凈化處理工藝清除汙染物， 改善 PLL 性能。
還須註意： ● VCO 調諧線路是否采取了屏蔽措施？ 調諧電壓非常微小的變化也會使壹個高增益 VCO 產生很大的頻率偏移。VCO 調諧線路具有高阻抗，而且，噪聲會很容易地耦合至線路上並對 VCO 進行調制。 數字信號走線不得布設在 VCO 調諧線路的附近。經驗豐富的工程師將會避免在 VCO 調諧線路的近旁排布任何信號走線，其目的就是要防止頻率合成器的性能受 到任何的影響。
對於這種噪聲耦合，PLL 的作用的確略有幫助；環路帶寬內的低 頻噪聲可由環路的過量增益來予以校 ● VCO 是否被屏蔽？ VCO 的作用相當於壹個具有增益的窄帶帶通濾波器。任何具有靠近 VCO 諧振 點的頻率內容的噪聲都會很容易地被耦合至 VCO 並對其進行調制。 如果 VCO 在壹 個“穩固的”晶體振蕩器的某個諧波上進行調諧，則可以預料，當諧波能量被耦 合至 VCO 振蕩回路中時就會產生寄生輸出。 結論 通過對 PLL 各個部分的了 評估， 設計工程師能夠迅速地使頻率合成器開 始運行。借助本文所提供的技術和信息，即可對頻率合成器進行快速調試，並隨 時對無線電系統進行詳細的性能評估。