在最初研發微處理器(CPU)的時候人們就對其寄予厚望，他們要求微處理器要有：體積[被屏蔽廣告]
小重量輕、可靠性高、價格低廉、應用面廣泛的特點。可以說現在的CPU都符合這些要求，所以要想更貼切的把握CPU的發展趨勢我們就要對CPU的各個方面做壹個比較全面的分析！
1、位數
期CPU和現在的CPU的壹個重要的差別就是位數的巨大差異。我們來看看在位數上CPU的發展歷程：4位：INTEL4004；8位：INTEL8080/8085、MOTOROLA6800/6802、ROCKWELL6502；16位：INTEL8086/8088、MOTOROLA68000；32位：INTEL80386/80486及其以後的CPU、64位：INTEL ITANIUM和AMD K8。看看這4位到16位的CPU就是“大蝦”級別的人物也未必用過。不過我們還可以從壹些比較老的便攜式計算器上看到4位CPU的影子。從上面的例子來看CPU位數增高是壹個必然趨勢，那麽為什麽要增高CPU的位數呢？增高位數到底有哪些好處呢？我們知道隨著計算機技術的發展CPU要處理更多更復雜的數據，這就需要提高CPU的數據帶寬。而目前只有兩種行之有效的辦法：1、提高CPU I/O端口的頻率。2、加大CPU數據傳輸端口的寬度。現在就第壹種辦法而言無疑是兩種做法中最簡單的。但是提高頻率便要對生產技術提高多個數量等級，而這無疑又增加生產成本和延長了生產周期。如果采用第二種方法就好多了：CPU I/O接口帶寬增加處理的數據隨之增多，多個周期內可完成的任務在壹個周期就可以完成了！雖然32位的PIII、P4、雷鳥、毒龍現在在我們手裏是那麽炙手可熱，但是他們終將會面臨淘汰的厄運。如果說INTEL WILLAMETTE P4和AMD Thunderbird XP的發布只是壹個先兆，那麽64位的INTEL ITANIUM和AMD K8就是它們真正的“終結者”！在這兩款CPU中的INTELITANIUM可以說是完全脫離了俗套，它完全遵循IA(IntelArchitecture英特爾架構，英特爾公司開發的x86芯片結構)-64架構，不兼容IA-32架構。而K8雖然兼容IA-32但卻是IA-32上的壹種改良系統，它遵循的仍是X86-64架構。
2、封裝
對於用戶而言，他們對CPU使用什麽封裝技術並不在意。他們更為更為關系的是新品CPU的接口形式。顯然大多數人已經對頻繁變更CPU的接口形式所帶來的額外投入感到厭煩。其實封裝正是在促使CPU接口轉型的重要原因之壹。最為典型的例子就是賽楊從SOLT1到SOCKET370的轉型了。我們可以註意到當時的SLOT1賽楊的PCB板上並沒有集成二級緩存，也就是說它的二級緩存仍然是ON-DIE的形式。在轉型PPGA封裝的賽楊後去除了沒有多大必要的PCB板，有效的減少了成本。還有壹個更重要的原因就是采用PPGA封裝制造賽楊可以使制造難度下降壹個等級。現在不管是VIA的約書亞C3，還是INTEL PIII、WILLAMETTE P4和AMD Athlon、Thunderbird都已經拋棄原有的封裝形式向Socket370、Socket 462和SocketA轉移。正是由於高度的芯片集成使我們在以後的時間內很難再見到SECC2這樣大型的封裝形式了。所以說封裝小型化將是未來CPU封裝的主導思想！
3、速度
壹直以來我們最關心的恐怕就要數CPU的速度了。速度的大小標誌著CPU運算能力的高低。在過去因為CPU的速度低我們可以算出執行指令的平均時間，像INTERL386/486的平均指令執行時間為0.05謬秒。現在我想誰也不會無聊到去計算CPU的執行指令的平均時間了，不過這也從壹個側面反映出當今CPU已經有了令人咤舌的速度。自從1971年INTEL的1赫茲的4004問世到2001年即將取代WILLAMETTEP4而推出的2.0G赫茲TULLOCH,在三十年內居然增長了2000倍。不過我們要知道，雖然速度是提高CPU性能的法寶之壹，但是單憑無止境的提速是很難使CPU有壹個質的飛躍的。如果我們單純的提高CPU的核心頻率，其結果是只提高了CPU內部的帶寬。而這並不能提高CPU與外部交換的數據吞吐能力。雖然我們可以通過給CPU加裝L1和L2CACHE緩解相應矛盾，但由於CACHE速度已經和CPU核心速度相同，再要提升其頻率已經沒有多大意義了。再者生產工藝是限制CPU速度的重要因素。用0.25微米生產工藝生產的CPU理論上最高可以達到600赫茲的速率;用0.18微米生產工藝生產的CPU“理論上”最高可以達到1300赫茲左右的速率。但通過工藝的改造仍可以用0.18微米的工藝生產超過1.3G赫茲的CPU，現在的P4就是壹個很好的例子。不管怎樣對CPU重新設計或是升位都要比提速好得多。我們看壹下366超550赫茲的老賽楊和PIII500的多媒體效能的比較測試就可以發現，550赫茲的老賽楊的多媒體效能要比比它少50赫茲的PIII500還要低。所以對CPU而言速度是重要的，但它並不是萬能的！
4、CACHE
CACHE壹直是CPU中不可低估的元素。那麽CACHE究竟是怎樣工作的呢？首先我們應該知道主存當中保存著所有要用的數據，而CACHE中保存著的部分數據是主存中數據的副本。當CPU訪問主存時，首先檢查CACHE。如果要存取的數據已經在CACHE中，CPU就可以很快的完成訪問。我們把這種情況稱為命中。如果數據不在CACHE中CPU就必須從主存中提取。看來CACHE可以有效的增加CPU讀取數據的速度，那麽我們為何不把主存當中的所有數據都放入如CACHE中呢？換句話說，就是我們為什麽不增大CACHE的容量來多容納壹些數據呢？其實答案很簡單，這就關系到我們上面所說的命中的問題。CACHE中存儲的數據不但是主存中的副本而且是隨機性的數據。這就是說即便CACHE裏面有數據也不壹定是CPU要訪問的。如果CACHE很大CPU在裏面又尋找不到所需要的數據，就造成了未命中的情況。可以說這壹段時間就白白浪費了。換而言之如果使用小容量CACHE，即便是沒有找到所需要的數據，尋找數據浪費的時間也要比大CACHE少得多。但是可能大家也註意到了，使用小CACHE的話CPU的命中率會大大降低。上面之所以說了這麽多就想給大多數人糾正壹個本質性的錯誤:CACHE不是越大越好。所以說大CACHE並不是未來CPU緩存的發展方向。實際上CPU的性能和CACHE的大小是呈負指數二項式增長。這就是說當CPU的CACHE的大小到達壹定的水平後，如果不及時更新CACHE搜索算法和CACHE的輪換算法，CPU性能將沒有本質上的提高！就現在的條件提高算法的效率是比較困難的，所以在其他方面INTEL和AMD都在CACHE上做了很大的文章。以INTEL的COPPERMINE PIII為例，它仍然使用老PIII KATMAI的核心，在轉變為SOCKET370接口形式後去除了512KB 1/2時鐘頻率的L2緩存。取而代之的是ON-DIE的256KB大小的全速L2 CACHE。在這裏要說明的是這256KB大小的L2 CACHE並不是ON-BOARD CACHE緩存的縮小化，也就是說它不是SDRAM，更不是三星或者NEC等存儲器廠家事先做好賣給INTEL再由INTEL鑲嵌進去的，而是完完全全的MADE IN INTEL。COPPERMINE在二級緩存中首先使用了ATC(ADVANCE TRANSFER CACHE)高級傳輸緩存機制。ATC主要負責優化CACHE到CPU核心的這壹條通路。說白了就是增加了L2 CACAHE到CPU核心之間數據通道的帶寬。另壹個措施是使用了ASB(ADVANCE SYSTEM BUFFERING)高級系統緩存機制。ASB主要負責優化L2 CACHE到系統總線的部分。由此看來未來的CACHE在帶寬和傳輸上還有更多的文章可做呀！
5、生產工藝和集成度
壹段時間以來，0.18、微米的制造工藝讓超頻愛好者如魚得水。不過在過去很長壹段時間內我們都在使用0.35微米工藝制造的CPU，這包括INETL 486/586、PII KLAMMATH、AMD K5。0.25微米的替代工藝0.18微米也未得意多久，現在已經被0.13的制造工藝所取代。0.35微米和0.25微米的功耗大、發熱量大、DIE的體積大是我們有目***睹的，而這些都未來制造CPU要進壹步研究的問題。就現在的被我們津津樂道的0.18微米的生產工藝而言，它也並不是十全十美的。象“銅礦”這樣的CPU雖然使用0.18微米的技術，但其采用的仍是傳統的鋁質介質，所以對CPU制造仍不是很理想。如果CPU在制造是改用銅質介質就好多了。由於銅介質芯片比鋁介質具有更低的電阻系數，使得芯片的性能如運算速度和產生熱量等有較使用鋁質介質的0.18微米的CPU有較大進步。到目前為止還沒有大規模采用銅介質芯片，英特爾公司還沒有用0.18微米工藝技術生產銅介質芯片，現在英特爾已經在2001年推出0.13微米技術的銅介質芯片PIII-T。集成度的密集是促使生產工藝進步的直接原因。早期的INTEL 8080 CPU的晶體管集成度超過5000管/片，而它的換代產品INTEL 8085 CPU的集成度也只有10000管/片。在1977年以後由於超大規模集成電路的成熟，僅僅在壹個矽片上就可容納數萬個管子了。就是在短短的壹段時間內變化也是巨大的：象PIII的改良型產品COPPERMINE在晶體管集成度上遠遠超過了它的兄弟KATMAI。其中COPPERMINE有2800萬個，而KATMAI只有950萬個。2800萬近乎是950萬的三倍，如果INTEL再用制造KATMAI那樣用0.25微米工藝制造COPPERMINE的話恐怕就要撐破肚皮了!另外大多數CPU廠商都已經淘汰了古老的HMOS處理技術，基本都在使用CMOS處理技術。尤其在0.25微米的進程上CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)技術應用得相當廣泛.過去我們常說"有容乃大",但是現在對CPU而言這句話就說不通了。或許在不久的將來CPU真的可以達到無“微”不至的地步！
6、超低的電壓和功耗
從分支標題上妳就可以知道這方面CPU的發展方向了。當然電壓、功耗是和生產工藝及集成度密切相關的。我們現在很難想象第壹臺計算機問世時的情形：體積龐大，數以萬計的管件堆置在壹起；有壹個專門發電單元為之發電；散發出的熱量使它所在的房屋活象壹個大烤爐。即便是這樣其運算能力也沒有我們手頭上的便攜式的計算器強。我們現在的確體會不到“火爐”的滋味，壹個側面體現出當前CPU的低功耗。象市場上即將出現的AMD Thunderbird，其1G赫茲的功耗也只有54W。能源短缺是人類面臨的重要問題，新壹代CPU在這方面為我們起了典範的作用！功耗下降了，自然就不需要很大的電壓了。在計算機CPU芯片小型化以後，使用過的最高電壓是5V。從5V的起點上壹直降到了現在賽楊二使用的1.65V乃至新型C3的1.3V。雖然下降的幅度不算是很大，但是我們要知道1.X伏特的電壓已經是很小了。即便是再有下降的空間，這樣的空間也不算是很大了。所以說就是只下降了0.05V也是壹個重大的進步！對於臺式機和便攜式機而言省電低耗、超低電壓的CPU必將成為它們的首選！
7、RISC和X86
說到把握CPU未來的發展方向，不對RISC指令結構和X86指令集有壹個深入了解是不行的！要知道它們可是整個CPU的靈魂。那麽它們到底扮演著什麽角色，有什麽功用呢？我們就先從X86講起吧。在1978年INTEL公司推出了代號為8086的16位處理器，與此同時還推出了壹款代號為8087的數學協處理器。因為當時這兩種芯片在指令集上相互兼容，所以人們將其統稱為X86指令集。隨著時代的發展INETL陸續推出了更新型號的CPU，但它們都有壹個***同的特點就是仍然兼容原來的X86指令集。所以在INTEL的後續產品上我們就看到了諸如以286、386、486、586等以X86形式命名的CPU產品。也就是說象486、586這樣的CPU仍然延續著X86序列。實際上X86並不是已經被淘汰了，壹個重要原因就是現在大多數的CPU仍然兼容和采用X86指令集。最為明顯的壹個例子就是AMD的K8。K8是壹塊以X86-32為基礎改良的64位CPU。而它又是雷鳥系列CPU的繼任者，所以就是在不久的將來X86還要再“瘋狂”壹陣。再者它已經被使用了這麽多年，技術上已經相當成熟，立刻就被淘汰的命運最近恐怕不會降臨在它的身上。在AMD來看他們覺得X86還是風韻猶存，不過從某種跡象表明X86已經是夕陽西下了。這種跡象從其產品K7上就可以反映出來。K7值得人們贊許的地方就是它采用了EV6總線。而實際上EV6總線就是ALPHA高性能RISC的處理器總線21264。從其中我們隱約看到了RISC的影子，而RISC幾乎成了高性能CPU的代言詞，它也的確是未來CPU將要采用的壹個重要結構。實際上我們不是只可以從K7上才看到RISC的影子，現有的多數CPU都可以看到。因為從CPU的內部結構來說，現在大多數的CPU都是RISC CPU，只不過不是真正意義上的。為什麽不是真正意義上的RISC CPU呢？以奔騰級處理器為例，其核心是壹個RISC處理器。只不過它比正規的RISC處理器多了壹個壹級解碼器。這個解碼器主要負責將輸入的CPU的CISC的X86指令解碼為RISC的內部指令，再轉移交給RISC核心來處理。當然多了壹個解碼步驟，速度自然要降低壹些。
RISC被未來CPU采用，自然說明它有極大的優勢。首先還是讓我們從RISC的原理說起吧！學過匯編語言的朋友都知道計算機指令的工作流程為：取指令、譯指令、執行指令。而壹條指令的基本構成是操作碼加地址碼。由於操作碼長和地址碼長都不是固定不變的，所以指令就有長有短。這也就造成有簡單指令和復雜指令之分。在以前多數CPU都采用傳統的CISC的指令結構。也就是用復雜的指令來支持程序語言、應用程序和操作系統。但由於復雜的指令影響了CPU執行速度，所以效率低不說成本也是相當的高。隨著對計算機了解程度的增加，人們發現計算機執行的指令有90%以上都是簡單指令，而復雜指令少之又少。在這樣的情況下人們加強了對簡單指令的研究，於是“精簡指令結構—RISC”誕生了。RISC優越的性能完全得益於短指令。因為RISC處理器所處理的都是等長的短指令，這樣壹來就大大簡化了解碼器的設計，省去了許多微碼結構。同時RISC極大的的簡化了每壹個時鐘周期的任務，這樣壹來由於每壹個時鐘周期所要完成的任務相對較少，它就可以盡量縮短時鐘的脈沖間隔，從而提高CPU工作頻率。所以在同等的制造技術下，它的時鐘頻率就高於CISC處理器。RISC處理器的性能之所以高人壹籌就是基於以上的原因。我們知道在位數不變得情況下，提升CPU的性能有三種行之有效的辦法：1、提高CPU的主頻，前文已經說過這樣做很難有質的飛躍；2、對處理器工程部件重新設計並更換更好的算法提高指令執行效率，但現在多數的算法已經被人們開發出來了，再想從其身上榨取壹些油水恐怕很難；3、提高指令的並行處理水平，而這種方法是最現實的，我們現在使用的很多CPU都采用了這個辦法提高效率。很顯然要想提高處理器性能，提高指令的並行處理水平是我們首當其沖要解決的問題。解決它同樣有三種方法：1、使用流水線技術；2、使用超標量技術；3使用EPIC(EXPLICITLY PARALLEL INSTRUCTION COMPUTING)顯性並行指令技術，這種技術將在INTEL未來的ITANIUM得到廣泛采用。超標量技術和流水線技術是現在計算機普遍采用的，而RISC流水線超標量CPU這正是它們二者結合的產物。如果說CPU壹旦使用了RISC指令結構就可以壹勞永逸的話，那就完全錯了。因為RISC也需要解決相當多的問題。如果說CPU壹旦使用了RISC指令結構就可以壹勞永逸的話，那就完全錯了。因為RISC也需要解決相當多的問題。RISC力求減少程序執行所需的時間，而程序執行時間的長短主要取決於三個因素：1、程序中所需執行的指令數目I；2、周期時間T；3、執行每條指令所需的周期數CPI。它們四者之間存在乘積的關系：程序執行時間=I*T*CPI。為了盡量減小I、T、CPI，RISC針對這個問題施行了五項措施：1、采用加載和存儲結構；2、從指令中選取使用頻率最高的簡單指令和部分復雜指令；3、使用多級指令流水線結構；4、延遲加載指令和轉移指令；5、采用高速緩存的結構。RISC指令結構必將成為未來CPU的重要組成部分，相信在看過上面的內容後妳已經對指令集未來的發展方向壹定有了大致的了解。
8、軟件成了“瓶頸”？
在我們的印象中似乎硬件是造成系統瓶頸的罪魁禍首，而軟件永遠都不可能成為瓶頸。那麽我們為什麽會有這樣的想法呢？我想主要是受了某些評測的影響。應該說我們不應該懷疑那些評測的準確性和權威性。從QUAKEIII為載體的測試中我們的確可以看到隨著CPU速度的增長遊戲的幀數也在不同程度的增加。從3DMARK 2000中的測試也可以得出相同的結論：隨著CPU速度的增長CPU MARK分數也逐漸增長。上述兩個例子反映了CPU是限制系統性能的瓶頸。畢竟，不管CPU頻率增加多少都可通過軟件來測得知其具體性能。但是隨著CPU的更新換代，軟件極有可能代替CPU成為限制系統性能的瓶頸。上文已經說過高位CPU是未來CPU的發展趨勢之壹。但是現有的軟件在上很難適應位數上的提高。我們知道現在我們使用的WINDOWS NT和WINDOWS 9X、WINDOWS2000家族以及某些網絡操作系統都是32位軟件。而在它們之下運行的遊戲、應用程序、程序編寫工具也都是32位的。對於軟件和CPU來說，位數上的壹壹對應是極其重要的。如果妳用壹個64位的CPU來運行壹個32位的軟件將不能得到壹個很好的效果。這並不是存在壹個大材小用的問題，而是徹頭徹尾的兼容性問題。假設妳用同等頻率的32位和64位CPU來運行32位的遊戲作對比測試後妳就會發現，在某些方面64位CPU的表現遠遠不如32位CPU。造成這種情況的壹個重要原因就是在指令級別上的不兼容。32位CPU兼容IA-32指令級別，而64位CPU就只兼容64位指令級別。雖然這個問題可以從軟件和硬件兩方面，但都是相當棘手的。相比較而言此問題從硬件下手更容易被解決。從軟件下手的是相當大的，因為軟件升位就要改變編程算法以及程序設計方法等技術。而這些決非是軟件高手集中攻關十天半個月就能解決的問題。再者壹個跟更為嚴重的問題就是對於目前軟件設計技術而言，目前的CPU的流水線工位及流水線條數都已經接近極限，單憑增加流水線工位和條數很難使系統性能有壹個質的飛躍。也就是說單從硬件下手只能是治標不治本！現在AMD推出的64位CPUK8在指令級別上兼容IA-32，這對32位軟件來說無疑是壹個福音。但是INTEL的64位CPU卻拒絕兼容IA-32，這無疑給那些對INTEL CPU情有獨鐘的朋友壹個打擊。總之CPU和軟件都要相互促進互相磨合才能發展的更好，少了其中的哪壹個都會相互制約。所以說CPU的發展沒有軟件的有力支持是萬萬不行的！但願在不久的將來人們不會因軟件了脫CPU的後腿而造成手握高性能CPU卻沒有可用的軟件，這樣的無米下鍋的情況！從整體來看CPU的前景還是比較樂觀的，我們現在大可不必為此而杞人憂天，畢竟離64位CPU的推出還有很長壹段時間！
INTEL的推出的P4在壹開始就把頻率就定在了較高的起點，目前INTEL是否能沖破工藝限制推出超過2G的P4還不清楚。最重要的是INETL已經在這款CPU上使用了新的架構以及新的SSE2多媒體指令。SSE2在原有的SSE的基礎上又如多條指令，使指令總數總計達到144條。當然INTEL並沒有忘記RAMBUS，這壹次將系統匯流排速度定在400赫茲就是為了配和RANBUS同時使用以增加帶寬。畢竟以前在RAMBUS面前PIII成了限制系統性能的瓶頸，這壹次P4的推出就是也想讓原來不被人看好的RAMBUS也露壹把臉！總之P4和ATHLON4的推出是廣大用戶的福音，但是困擾我們的接口問題已是在所難免的。單憑使用轉接卡的就能適應新型CPU的時代已經壹去不復返了！看來要想體驗使用新款CPU的急速快感不掏點銀子是不行了！
CPU更新換代的速度似乎和它運行起來的速度壹樣快，我想用“初聞腳步聲又有後來人”來形容這壹切再合適不過了！