有關數字電子技術中的壹個問題

四人搶答器

摘要：隨著電子技術的發展，它在各個領域的應用也越來越廣泛。人們對它的認識也逐步加深。人們也利用了電子技術以及相關的知識解決了壹些實際問題。如：智能搶答器的設計與制作。搶答器是競賽問題中壹種常用的必備裝置，從原理上講，它是壹種典型的數字電路。數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；主持人按開始按鈕示意開始，以上兩部分組成主體電路。通過定時電路實現計時功能，構成擴展電路。經過布線、焊接、調試等工作後數字搶答器成形。在搶答電路中利用壹個優先編碼器譯出最先搶到答題權的選手的編號並經LED顯示器顯示出來，同時還要封鎖電路以防其他選手再搶答。當選手答題完成後，主持人將系統恢復至零。

關鍵詞：搶答；計時；鎖存

Answer four devices

Abstract: With the development of electronic technology, it's application in various fields has become increasingly widespread. People have gradually deepened understanding. People have also made use of electronic technology and related know-how to solve some practical problems. Such as: Smart Answer Design and production. Answer is in the race must have a common device, from the principle, it is a typical digital circuit. Answer the number of circuits is controlled by the main circuit and expansion. Priority encoder circuit, latch, decoder circuit will be teams of the input signal in the display output; host by the beginning of the start button above the main circuit composed of two parts. Time through the timing circuit functions, constitute the expansion of the circuit. After wiring, welding, testing, etc. Answer the number of devices after the forming. Answer circuit in a priority encoder to use given the right answer the first player to grab the code and displayed by the LED display, but also to prevent other players blocking circuits Answer again. When players complete answer, the host to bring the system back to zero.

Keywords: Answer; time; Latched

第壹章設計選題及目的………………………………………… 1

第壹節設計選題………………………………………………1

第二節設計目的………………………………………………1

第二章功能介紹………………………………………………… 1

第壹節主要功能介紹…………………………………………1

第二節擴展功能介紹…………………………………………1

第三章總體方案設計…………………………………………… 2

第四章單元模塊設計…………………………………………… 2

第壹節搶答電路模塊…………………………………………2

第二節定時電路模塊…………………………………………5

第三節控制電路………………………………………………9

第五章組裝和調試………………………………………………11

參考文獻……………………………………………………………12

致謝…………………………………………………………………13

附錄…………………………………………………………………14

第壹章設計選目及目的

第壹節設計選題

設計選題：四人搶答器的設計

設計功能要求：

1.主持人有開始鍵和復位鍵，按下開始鍵後才能開始搶答，否則犯規。

2.用數碼管顯示，正常搶答後，顯示搶到的隊號，如果有人犯規發出短暫的警報。

3.如果規定時間內沒有搶答，則說明該題超時作廢，用0閃爍表示。

4.復位鍵用於恢復犯規或超時狀態。

第二節設計目的

通過這次課程設計，靈活運用《模擬電子技術》和《數字電子技術》理論知識，在實踐中實現鞏固所學知識，加強綜合能力，培養電路設計能力，提高實驗技術，啟發創新思想。

第二章功能介紹

第壹節主要功能介紹

1.搶答器最多可供4名選手參賽，編號為1~4號，各隊分別用壹個按鈕（分別為S0~S3）控制，並設置壹個系統清零和搶答控制開關S，該開關由主持人控制。

2.搶答器具有數據鎖存功能,並將鎖存數據用LED數碼管顯示出來，直到主持人清零。

3.開關S作為清零及搶答控制開關（由主持人控制），當開關S被按下時搶答電路清零，當開關S松開後則允許搶答。輸入搶答信號由搶答按鈕開關S0~S3實現。

4.有搶答信號輸入（開關S0~S3中的任意壹個開關被按下）時，並顯示出相對應的組別號碼。此時再按其他任何壹個搶答器開關均無效，指示燈依舊“保持”第壹個開關按下時所對應的狀態不變。

第二節擴展功能介紹

1.搶答器具有定時搶答的功能，搶答的時間由主持人設定。當節目主持人啟動“開始”鍵後，要求定時器立即減計時，並用顯示器顯示。

2.參加選手在未開始搶答時按下搶答鍵，則犯規，發出報警聲。

3.參加選手在設定的時間內搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答時刻的時間，並保持到主持人將系統清零為止。

4.如果定時搶答的時間已到，卻沒有選手搶答時，本次搶答無效，封鎖輸入電路，禁止選手超時後搶答，發出短暫的報警聲，時間顯示器上顯示為0。

第三章總體方案設計模塊

如圖3.1所示為總體方框圖。其工作原理為：接通電源後，主持人將開關撥到“清零”狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置“開始”狀態，宣布“開始”，搶答器工作。定時器倒計時，選手在定時時間內搶答時，搶答器完成優先判斷、編號鎖存、編號顯示。當壹輪搶答之後，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作“清除”和“開始”狀態開關。

圖3.1

第四章單元模塊設計

第壹節搶答器電路模塊

該電路主要完成兩個功能：

1．分辨出選手按鍵的先後，並鎖存優先搶答者的編號，同時譯碼顯示電路顯示編號（顯示電路采用七段數字數碼顯示管）；

2．禁止其他選手按鍵，其按鍵操作無效。

電路選用優先編碼器 74LS148 和鎖存器 74LS279 來完成。

壹．優先編碼器 74LS148

74LS148為8線－3線優先編碼器，表4為其真值表，圖4.1.1為其管腳圖。

圖4.1.1

表4 74LS148 8線—3線二進制編碼器真值表

74LS148工作原理如下：

該編碼器有8個信號輸入端，3個二進制碼輸出端。此外，電路還設置了輸入使能端ST，輸出使能端EO和優先編碼工作狀態標誌GS。

當ST=0時，編碼器工作；而當ST=1時，則不論8個輸入端為何種狀態，3個輸出端均為高電平，且優先標誌端和輸出使能端均為高電平，編碼器處於非工作狀態。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當ST=0，且至少有壹個輸入端有編碼請求信號（邏輯0）時，優先編碼工作狀態標誌GS為0。表明編碼器處於工作狀態，否則為1。

由表4可知，在8個輸入端均無低電平輸入信號和只有輸入0端（優先級別最低位）有低電平輸入時，Y2Y1Y0均為111，出現了輸入條件不同而輸出代碼相同的情況，這可由GS的狀態加以區別，當GS＝1時，表示8個輸入端均無低電平輸入，此時Y2Y1Y0=111為非編碼輸出；GS＝0時，Y2Y1Y0=111表示響應輸入0端為低電平時的輸出代碼（編碼輸出）。Ys只有在ST為0，且所有輸入端都為1時，輸出為0，它可與另壹片同樣器件的ST連接，以便組成更多輸入端的優先編碼器。

從表4不難看出，輸入優先級別的次序為7，6，……，0。輸入有效信號為低電平，當某壹輸入端有低電平輸入，且比它優先級別高的輸入端無低電平輸入時，輸出端才輸出相對應的輸入端的代碼。例如5為0，且優先級別比它高的輸入6和輸入7均為1時，輸出代碼為010，這就是優先編碼器的工作原理。

二．鎖存器 74LS279

在74LS279中，由於4回路中2回路置位端子為兩個，所以使用其壹時，整理兩個置位輸入作為1個使用，或將另壹個輸入固定為“H”使用。另外，作為稍微變化74LS279 的使用方法，也可將3組作為RS鎖存器使用，剩余的RS鎖存器作為2輸入NAND門電路使用，復位輸入例如1管腳固定為”L”時其輸入為”H”，所以可構成將2管腳和3管腳作為輸入，輸出為4管腳，此變換如圖4.1.2所示。

圖4.1.2

搶答器參考電路如圖4.1.3所示，其工作過程：開關S置於"清除"端時，RS觸發器的端均為0，4個觸發器輸出置0，使74LS148的＝0，使之處於工作狀態。當開關S置於"開始"時，搶答器處於等待工作狀態，當有選手將鍵按下時（如按下S3），74LS148的輸出經RS鎖存後，1Q=1,74LS48處於工作狀態，4Q3Q2Q=100,經譯碼顯示為"4"。此外，1Q＝1，使74LS148＝1，處於禁止狀態，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的此時由於仍為1Q＝1，74LS148＝1，所以74LS148仍處於禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶答者的優先性。如有再次搶答需由主持人將S開關重新置“清除”然後再進行下壹輪搶答。

圖4.1.3

第二節定時電路模塊

該部分主要由555定時器秒脈沖產生電路、十進制同步加減計數器74LS192減法計數電路、74LS48譯碼電路和1個7段數碼管即相關電路組成。壹塊74LS192實現減法計數，通過譯碼電路74LS48顯示到數碼管上，其時鐘信號由時鐘產生電路提供。74LS192的預置數控制端實現預置數，由節目主持人根據情況設定時間。

***陰極七段數碼顯示管上，當有人搶答時，停止計數並顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時，輸出低電平到時序控制電路，控制74LS48，使0閃爍，同時以後選手搶答無效。

壹．計數器74LS192

74LS192具有下述功能：

（1）.異步清零：CR=1，Q3Q2Q1Q0=0000

（2）.異步置數：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0

（3）.保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原態

（4）.加計數：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規律計數

（5）.減計數：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規律計數

74LS192是雙時鐘方式的十進制可逆計數器。

CPU為加計數時鐘輸入端，CPD為減計數時鐘輸入端。

LD為預置輸入控制端，異步預置。

CR為復位輸入端，高電平有效，異步清除。

CO為進位輸出：1001狀態後負脈沖輸出

BO為借位輸出：0000狀態後負脈沖輸出。

圖4.2.1

二．譯碼器74LS48

74LS48芯片是壹種常用的七段數碼管譯碼器驅動器，常用在各種數字電路和單片機系統的顯示系統中。

74LS48引腳排列示意圖（圖4.2.2）：

圖4.2.2

三．555定時器

555定時器的內部電路框圖如圖4.2.3所示：

圖4.2.3

555 定時器外引腳排圖如圖4.2.4所示：

圖4.2.4

555定時器的內部包括兩個電壓比較器，三個等值串聯電阻，壹個 RS 觸發器，壹個放電管 T 及功率輸出級。它提供兩個基準電壓VCC /3 和 2VCC /3 。

555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發器和放電管的狀態。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 C1 的反相輸入端的電壓為 2VCC /3，C2 的同相輸入端的電壓為VCC /3。若觸發輸入端 TR 的電壓小於VCC /3，則比較器 C2 的輸出為 1，可使 RS 觸發器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大於 2VCC/3，同時 TR 端的電壓大於VCC /3，則 C1 的輸出為 1，C2 的輸出為 0，可將 RS 觸發器置 0，使輸出為 0 電平。

四．定時電路

設定壹次搶答的時間，通過定時電路對計數器進行時間預置，定時電路選用十進制同步加減計數器74LS192進行設計，電路如圖4.2.5所示.

圖4.2.5

第三節控制電路

控制電路包括時序控制和報警兩個電路。

壹．時序控制電路需具有以下幾個功能：

1.主持人閉合開關,多路搶答器電路和計時電路進入正常狀態;

2.參賽者按鍵時 ,搶答電路和計時電路停止工作;

3.搶答時間到 ,無人搶答 ,揚聲器發聲 ,同時搶答電路和計時電路停止工作。

根據上面的功能要求，設計的時序控制電路如圖 4.3.1所示。圖中，門G1 的作用是控制時鐘信號CP的放行與禁止，門G2的作用是控制74LS148的輸人使能端。圖4.3.1的工作原理是：主持人控制開關從"清除"位置撥到"開始"位置時，來自於圖4.1.3中的74LS279的輸出 1Q=0，經G3反相， A＝1，則時鐘信號CP能夠加到74LS192的CPD時鐘輸入端，定時電路進行遞減計時。同時，在定時時間未到時，則"定時到信號"為 1，門G2的輸出 =0，使 74LS148處於正常工作狀態，從而實現功能1的要求。當選手在定時時間內按動搶答鍵時，1Q＝1，經 G3反相，A＝0，封鎖 CP信號，定時器處於保持工作狀態；同時，門G2的輸出 =1，74LS148處於禁止工作狀態，從而實現功能2的要求。當定時時間到時，則"定時到信號"為0，使74LS148處於禁止工作狀態，禁止選手進行搶答。同時，門G1處於關門狀態，封鎖 CP信號，使定時電路保持00狀態不變，從而實現功能3的要求。

圖4.3.1

二．報警電路

由555定時器和三極管構成的報警電路如圖4.3.2所示。其中555和R1、R2、C1等組成可控多諧振蕩器，其輸出信號由3腳輸出經三極管推動揚聲器。

圖4.3.2

第五章組裝和調試

在試驗箱上按各個單元電路分別組裝搶答器、定時譯碼顯示電路、控制電路和報警電路。然後按照以下步驟進行調試：

1.組裝調試搶答器電路，並使之能正常工作。

2.組裝調試定時電路。輸入1Hz的時鐘信號，觀察電路能否進行倒計時，並註意倒計時到零，電路能否輸出低電平有效的信號。

3.組裝調試報警電路和控制電路，並使之能正常工作。

4.整機聯調，註意各單元電路之間的時序配合關系。然後檢查電路各部分的功能，使其滿足設計要求。

參考文獻

[1] 周良權,方小喬編.數字電子技術.北京:高等教育出版社,1994