硬件描述語言和高級編程語言有什麽區別？用途不同。
VHDL等硬件描述語言主要用於CPLD、FPGA等大規模可編程邏輯器件。
而C語言等高級編程語言主要用於計算機等方面。
軟件編程語言和硬件描述語言有什麽區別？燒入芯片的Verilog hdl程序會影響芯片內的電路結構~ C編譯成機器碼後，壹般在通用計算機上運行~這個問題很大，不知道從何入手。我盡力了。
VHDL硬件描述語言和匯編語言有關系嗎？做單片機，匯編語言是必須的，雖然單片機編程大部分是C語言！
VhdL語言是FPGA和CPLD的硬件描述語言，兩者共同點很少，卻是兩個不同領域的語言！
學完單片機，可以往ARM和DSP方向發展！現在電子的大致方向
也可以單獨學VHDL，懂FPGA，那妳就是兼顧電子兩大類的最尖端人才！
VHDL代碼是壹種標準的硬件描述語言。什麽是硬件描述語言？VHDL簡單來說就是妳用妳心裏所想的來描述電路，用CPLD /FPGA來描述電路，所以叫做硬件描述語言。希望我的理解能幫到妳。
VHDL硬件描述語言的延遲語句是什麽？VHDL中的每壹條語句最後都會生成壹堆電路。記住是壹堆真實的電路，而不是壹堆執行任何功能的程序，所以不存在延遲問題。所謂延遲，只是從輸入到輸出的延遲，執行語句需要很長時間。沒有這個說法。
現在學習硬件描述語言，初學VHDL比較好或者Verilog比較好。感覺Verilog比較好用，語法也差不多，因為有C語言基礎。但是不要小看它，有些地方初學者很難理解，比如阻塞賦值和非阻塞賦值。
誰能介紹壹下“VHDL”？硬件描述語言HDL是壹種描述數字電路和系統的正式語言。使用這種語言，數字電路系統的設計可以從上層到下層(從抽象到具體)逐層描述自己的設計思想，用壹系列層次化的模塊來表示極其復雜的數字系統。然後利用EDA工具，逐層進行仿真驗證，再通過自動綜合工具將需要變成實際電路的模塊組合轉換成門級電路網表。然後利用ASIC或FPGA的自動布局布線工具將網表轉換成特定的電路布線結構。
目前，這種高層次的設計方法已經被廣泛采用。據統計，目前美國矽谷90%以上的ASIC和FPGA都是用硬件描述語言設計的。
硬件描述語言HDL已經發展了20多年，並成功應用於設計的各個階段:建模、仿真、驗證和綜合。到了80年代，出現了數百種硬件描述語言，極大地促進了設計自動化。但是這些語言壹般都是面向特定的設計領域和層次，很多語言讓用戶無所適從。因此，迫切需要壹種面向設計的多領域、多層次、普遍認可的標準硬件描述語言。80年代後期，VHDL和Verilog HDL適應了這種趨勢，成為IEEE標準。
現在，隨著系統級FPGA和系統芯片的出現，軟硬件協同設計和系統設計變得越來越重要。傳統的硬件設計傾向於系統設計和軟件設計相結合。為了適應新的形勢，快速發展，出現了許多新的硬件描述語言，如Superlog、SystemC、Cynlib C++等。整個行業都在熱烈討論設計選擇哪種語言。因此，完全有必要在這方面做壹些比較研究，為EDA設計做壹些有意義的工作，為發展我們未來的芯片設計技術打下良好的基礎。
可編程硬件描述語言主要包括哪兩種VHDL和Verilog HDL？
VHDL:
設計強大而靈活
支持面廣，易於修改
較強的系統硬件描述能力
獨立於器件設計和工藝。
移植能力強
易於享受和重復使用。
Verilog HDL:Verilog來源於C語言，易學易用，編程風格靈活簡潔，用戶眾多，尤其在ASIC領域；
VHDL硬件描述語言中體系結構的作用是什麽？建築是壹種確定的結構。定義實體後，您需要定義結構。