鐘控時序邏輯電路的設計從壹組規格說明書開始，繼而得到邏輯圖或壹系列布爾函數，再從中生成邏輯圖。時序電路和組合電路的不同之處在於，組合電路定義完全由真值表定義，而時序邏輯電路需要用狀態表定義。所以，時序電路設計的第壹步就是得到狀態，或和狀態具有相同信息表達能力的其它邏輯表示形式，如狀態圖等。
同步時序電路是由觸發器和組合門組成的。電路設計包括選擇觸發器和設計組合邏輯結構，保證這個組合邏輯結構和觸發器組成的電路可以實現狀態規格說明書中的預期目標。所需觸發器的最小個數是由電路狀態的個數決定的；n個觸發器可以表示2^n個二進制狀態。組合電路是通過計算觸發器的輸入方程和輸出方程從狀態表中得到的。實際上，壹旦觸發器的類型和數量確定或，設計步驟就由對壹個時序電路的設計轉換為壹個組合電路的設計。用這種方法，就可以使用組合電路設計技術。 下面提到的時序電路的設計步驟與組合電路類似，但還需要壹些額外的步驟。
1．規格說明書：如果沒有，先寫出電路的規格說明書。
2．系統描述：從問題的陳述中得出狀態圖或狀態表。
3．狀態賦值：如果通過步驟1中只能得到狀態圖，則在從狀態圖中得到狀態表。並未狀態表中的每個狀態賦二進制代碼。
4．得到觸發器的輸入方程：選擇壹種或多種類型的觸發器，通過已經編碼的狀態表中的下壹狀態得到觸發器的狀態方程。
5．得到輸出方程：通過狀態表中的輸出信號欄得到輸出方程。
6．優化：優化觸發器的輸入方程和輸出方程。
7．工藝映射：畫出電路由觸發器、與門、或門和反向器所組成的邏輯圖。將這個邏輯圖轉換為由有效的觸發器和門工藝組成的新的邏輯圖。
8．驗證：驗證最終設計的正確性。
為了方便起見，我們壹般都省略步驟7即工藝映射，而在示意圖中僅使用觸發器、與門、或門和反向器。