1、LVS數據準備
在Astro中完成芯片後提取.fv文件及.gds文件，這兩個文件是做LVS必備的。.v文件用來生成在LVS過程中用來和Layout進行比對的.spi文件，而.gds文件用來讀入calibre得到Layout。 2、將.gds文件讀入calibre 具體步驟省略。 3、生成.spi文件
.spi文件是由.v和壹些.cdl、.spi文件壹同生成的。
生成.spi文件有壹個腳本，以SMIC18 工藝xxx目錄為例： v2lvs \
-lsp xxx/smic18.cdl \ -lsp xxx/POR.cdl \
-lsp xxx/RAM256X8.cdl \ -lsp xxx/SP018W.sp \ -s xxx/smic18.cdl \ -s xxx/POR.cdl \
-s xxx/RAM256X8.cdl \ -s xxx/SP018W.sp \ -s0 VSS \ -s1 VDD \
-v $topCell.v \ -o $topCell.spi
格式是固定的，-lsp後面列出妳所要做LVS的芯片用到的IP的.spi（.sp）文件，rom、ram、stdcell是.cdl文件。-s後面再把-lsp列出的文件重復壹遍。-s0和-s1不變，-v後面寫妳要進行轉換的.fv文件，-o後面寫妳要輸出的.spi文件。
文件寫好後，在文件所在目錄直接鍵入文件名，文件即開始自動執行。執行後若無warning和error即可。
icc中提取出來的.v文件需要有phsical only的器件，但是不需要corner和filler pad，pcut和power IO必須加進去。還有壹些格式要求，需要使用如下選項：
wirte_verilog –diode_ports –split_bus –no_pad_filler –no_corner_filler_cells -pg這些信息加好後，再進行上面轉換.spi文件的步驟。 4、完善layout和.spi文件
在smic工藝下： （1）、layout完善
此時要先檢查pad上面的text是否打好。之後要把FP打上。關於FP，以下是從smic的IO文檔中找到的解釋：
FP stands for ‘From Power Pad’ and FP pin is for global signal. Under normal condition, FP is activated by PVDD2W of Standard I/O library SP018W to ‘HIGH’ (3.3V). FP rail will be automatically connected while joining with other digital I/O cells.
打TEXT的時候要打FP，但是註意：只有digital pad有FP。 （2）、.spi完善
var script = document.createElement('script'); script.src = '/resource/baichuan/ns.js'; document.body.appendChild(script);
在.spi文件中要加入pcut的連接關系，即VSS1=…，VSS2=…。VSS1和VSS2是pcut的port名字，…處妳要寫他們和什麽相連。
另外，壹些打了字的pad也要寫清楚它的連接關系，如VSSD=VSSD_pad，等號前面是pad出的port，等號後面寫pad上打的text。
另外，在.spi文件中的出現的變量名，要寫在.GLOBAL後面，否則LVS的時候會報錯。如果有連接關系要註明，則在.spi文件後面寫*.CONNECT後面寫明兩個要連接的名字就可以了。 5、進行LVS
所有準備工作都做完了，開始LVS。 啟動calibre，選nmLVS，出現LVS界面。選左邊壹欄的Rules，在Calibre Rules File中填入LVS的rule。壹般我們在做LVS的時候，會先把rom，ram，analog等IP部分box起來不查，先讓其他部分的LVS通過了，再查整體的LVS。因此這個rule可以自己加壹些box，格式是LVS BOX instance name。
在左邊壹欄中選Inputs，Layout壹欄不動，選Netlist，在Files處填入妳修改好了的.spi文件。之後在上面壹條菜單中選Setup>LVS Options，選Connect中的Connect nets with colon (:)。選好後，點左側的Run LVS，則LVS過程就開始了。
運行完後，如果沒有問題，則妳會看到綠色的笑臉，如果有問題，則要進行分析，修改.spi或者layout來通過LVS。
補充資料：
Useful Abbreviations
SVRF——Standard Verification Rule Format Mentor Rule
RVE——Results Viewing Environment 顯示環境
SVDB——Standard Verification Rule Database （LVS results）
在LVS rule中寫上這句話，LVS會產生壹個SVDB的文件夾存放壹些中間結果文件。
ERC——Electrical Rule Verification PEX——Parasitic Ectraction
MDP——Mask Data Preparation 是foundary做的mask的ORC檢查。（ORC：optical rules checking 光學規則校驗）
TVF——Tcl Verification Format 65nm以下的rule file格式，SVRF很難cover所有的corner所以有TVF
Connect nets with colon (:) 虛擬連接，例如A:1和A:2將被認為是壹條net
有時候smic18工藝中，ram,rom的LVS netlist文件.cdl是由dataprepare生成的，但是要把文件中N,P後面加上18變成N18和P18（必須保證stdcell和其rule的命名相匹配才可以）還有要把文件中DN改為NDIO18。
在.v轉換成.spi文件的過程中，會在instance前面加X。當有IP Merge時，壹些IP的PIN、PORT都要當作BOX註釋掉，否則在LVS中會報錯。