分析和綜合:這裏主要是檢查每個源文件的語法錯誤,生成門級代碼,模塊之間的錯誤可能檢查不出來;
布局和布線:針對不同的器件進行優化,布局布線,這是關鍵步驟
匯編:產生編程文件,簡單的fpga工程就完了
完整的步驟還有時序約束,約束完再編譯,查看時序分析是否滿足條件,再修改,這是壹個反復的過程,如果要用第三方的工具進行仿真還需要單獨生成對應的時序網表,包括壹下仿真模型,延時輸出文件等