verilog 怎麽實現 可綜合的 除法？

quartusii裏面有除法器 大概叫lpm_divide 我沒用過 但是猜想壹定很費資源

如果妳的意思是除以1到1000中的任意壹個整數 不妨就采用case的方式

除1的時候就得25 000 000 除2的時候就得12 500 000 依此類推

fpga是以查找表結構實現的 我覺得這麽做最節約資源 而且肯定可以在壹個時鐘周期內完成

上一篇:數控編程

下一篇:add是什麽意思