在VHDL設計中,給時序電路清零(復位)有兩種方法,他們是什麽?

同步清零是指與時鐘同步，即時鐘觸發條件滿足時檢測清零信號是否有效，有效則在下壹個時間周期的觸發條件下，執行清零。

異步清零是清零信號有效時，無視觸發脈沖，立即清零。