clk是輸入，接壹個<1.1MHz的時鐘
授人以魚不如授人以漁。給妳個芯片資料教教妳怎麽看。/download.asp?id=846966
妳看第三頁最上邊的時序圖。妳先把clk放到低電平，然後給cs高電平，等17*36微秒時間讓芯片測量模擬量。然後cs放到低電平數字量第8位就輸出到data out端了，妳把這個量讀出來以後就可以給clk壹個上升沿和壹個下降沿，然後讀第7位，以此類推直到8位都讀完。每次給clk上升沿的時候data out會開始變成下壹位。