全加器工作原理
英語名稱為full-adder，是用門電路實現兩個二進制數相加並求出和的組合線路，稱為壹位全加器。壹位全加器可以處理低位進位，並輸出本位加法進位。多個壹位全加器進行級聯可以得到多位全加器。常用二進制四位全加器74LS283。
全加器是能夠計算低位進位的二進制加法電路。與半加器相比,全加器不只考慮本位計算結果是否有進位,也考慮上壹位對本位的進位,可以把多個壹位全加器級聯後做成多位全加器.
壹位全加器的真值表如下圖，其中Ai為被加數，Bi為加數，相鄰低位來的進位數為Ci-1，輸出本位和為Si。向相鄰高位進位數為Ci
描述
壹位全加器的表達式如下：
Si=Ai⊕Bi⊕Ci-1
第二個表達式也可用壹個異或門來代替或門對其中兩個輸入信號進行求和：