當前位置:編程學習大全網 - 熱門推薦 - verilog always@(posedge clk or posedge clrb)表示 清零端是高電平有效嗎

verilog always@(posedge clk or posedge clrb)表示 清零端是高電平有效嗎

always@(posedge clk or posedge clrb)表示 清零端是高電平有效,

posedge代表上升沿;negedge代表下降沿;

代表clrb異步復位信號,如果沒用posedge clrb,為同步復位信號,就是需要時鐘跳變時,輸出才發生變化。

觸發器復位有高電平有效,也有低電平有效。

  • 上一篇:桃華月憚到底在講什麽啊?
  • 下一篇:如何給電腦軟件限速?
  • copyright 2024編程學習大全網