1、軟件的實現
根據“成電之芯”輸入激勵和輸出響應的數據對比要求，編寫了可綜合的verilog代碼。代碼的設計完全按照“成電之芯”的時序要求實現。
根據基於可編程器件建立測試平臺的設計思想，功能測試平臺的構建方法如下：采用可編程邏輯器件進行輸入激勵的產生和輸出響應的處理；采用ROM來實現DSP核程序、控制寄存器參數、脈壓系數和濾波系數的存儲；采用SRAM作為片外緩存。
2、硬件的實現
根據功能測試平臺的實現框圖進行了原理圖和PCB的設計，最後設計完成了壹個可對“成電之芯”進行功能測試的系統平臺。
擴展資料：
可編程邏輯器件分類：
1、固定邏輯器件中的電路是永久性的，它們完成壹種或壹組功能-壹旦制造完成，就無法改變。
2、可編程邏輯器件（PLD）是能夠為客戶提供範圍廣泛的多種邏輯能力、特性、速度和電壓特性的標準成品部件-而且此類器件可在任何時間改變，從而完成許多種不同的功能。
百度百科-可編程邏輯器件