設計原理及其框圖
1.數字鐘的構成
數字鐘實際上是壹個對標準頻率(1HZ)進行計數的計數電路.由於計數的起始時間不可能與標準時間(如北京時間)壹致,故需要在電路上加壹個校時電路,同時標準的1HZ時間信號必須做到準確穩定.通常使用石英晶體振蕩器電路構成數字鐘.圖 3-1所示為數字鐘的壹般構成框圖.
圖3-1 數字鐘的組成框圖
⑴晶體振蕩器電路
晶體振蕩器電路給數字鐘提供壹個頻率穩定準確的32768Hz的方波信號,可保證數字鐘的走時準確及穩定.不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路.
⑵分頻器電路
分頻器電路將32768Hz的高頻方波信號經32768()次分頻後得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.
⑶時間計數器電路
時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.
⑷譯碼驅動電路
譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態,並且為保證數碼管正常工作提供足夠的工作電流.
⑸數碼管
數碼管通常有發光二極管(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.
2.數字鐘的工作原理
1)晶體振蕩器電路
晶體振蕩器是構成數字式時鐘的核心,它保證了時鐘的走時準確及穩定.
圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振蕩電路,這個電路中,CMOS非門U1與晶體,電容和電阻構成晶體振蕩器電路,U2實現整形功能,將振蕩器輸出的近似於正弦波的波形轉換為較理想的方波.輸出反饋電 阻R1為非門提供偏置,使電路工作於放大區域,即非門的功能近似於壹個高增益的反相放大器.電容C1,C2與晶體構成壹個諧振型網絡,完成對振蕩頻率的控制功能,同時提供了壹個180度相移,從而和非門構成壹個正反饋網絡,實現了振蕩器的功能.由於晶體具有較高的頻率穩定性及準確性,從而保證了輸出頻率的穩定和準確.
晶體XTAL的頻率選為32768HZ.該元件專為數字鐘電路而設計,其頻率較低,有利於減少分頻器級數.
從有關手冊中,可查得C1,C2均為30pF.當要求頻率準確度和穩定度更高時,還可接入校正電容並采取溫度補償措施.
由於CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為10MΩ.較高的反饋電阻有利於提高振蕩頻率的穩定性.
非門電路可選74HC00.
圖3-2 COMS晶體振蕩器
2)分頻器電路
通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振蕩器的輸出信號進行分頻.
通常實現分頻器的電路是計數器電路,壹般采用多級2進制計數器來實現.例如,將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當於15極2進制計數器.常用的2進制計數器有74HC393等.
本實驗中采用CD4060來構成分頻電路.CD4060在數字集成電路中可實現的分頻次數最高,而且CD4060還包含振蕩電路所需的非門,使用更為方便.
CD4060計數為14級2進制計數器,可以將32768HZ的信號分頻為2HZ,其內部框圖如圖3-3所示,從圖中可以看出,CD4060的時鐘輸入端兩個串接的非門,因此可以直接實現振蕩和分頻的功能.
圖3-3 CD4046內部框圖
3)時間計數單元
時間計數單元有時計數,分計數和秒計數等幾個部分.
時計數單元壹般為12進制計數器計數器,其輸出為兩位8421BCD碼形式;分計數和秒計數單元為60進制計數器,其輸出也為8421BCD碼.
壹般采用10進制計數器74HC390來實現時間計數單元的計數功能.為減少器件使用數量,可選74HC390,其內部邏輯框圖如圖 2.3所示.該器件為雙2—5-10異步計數器,並且每壹計數器均提供壹個異步清零端(高電平有效).
圖3-4 74HC390(1/2)內部邏輯框圖
秒個位計數單元為10進制計數器,無需進制轉換,只需將QA與CPB(下降沿有效)相連即可.CPA(下降沒效)與1HZ秒輸入信號相連,Q3可作為向上的進位信號與十位計數單元的CPA相連.
秒十位計數單元為6進制計數器,需要進制轉換.將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示,其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連.