FPGA時鐘是哪裏來的？

1的時鐘。FPGA來自外部晶振。PCB上的獨立元件。

2.FPGA時鐘是有上限的，壹般倍頻後最快幾百兆，跟妳合成的電路有關系，當然也跟FPGA本身有關系。輸入時鐘壹般較低，所以電磁幹擾較弱，倍頻肯定有限。如果不合適，軟件會報錯。