首先要定義壹個中間傳輸信號:信號sine _ buma:STD _ logic _ vector(13下降到0)；-布馬
然後定義壹個最終的補碼信號:信號DDS _ sine _ buma:STD _ logic _ vector(13下降到0)；-布馬
sine _ buma & lt= sin _ a(13)& amp；不是sin_a(12下降到0)+1；
dds _ sine _ buma & lt= sin_a當sin_a(13)='0 '否則
sine_buma當sin_a(13)='1 '否則
“ZZZZZZZZZZZZZZ”；
也就是說，當最高位為0時，源代碼分配給dds_sine_buma，當最高位為1時，位(符號位除外)反轉並加到dds_sine_buma。妳能理解嗎？