在集成電路的可重用設計方法學中，IP核，全稱知識產權核(英語:intellectual property core)，是指某壹方提供的、形式為邏輯單元、芯片設計的可重用模塊。IP核通常已經通過了設計驗證，設計人員以IP核為基礎進行設計，可以縮短設計所需的周期。
IP核可以通過協議由壹方提供給另壹方，或由壹方獨自占有。IP核的概念源於產品設計的專利證書和源代碼的版權等。設計人員能夠以IP核為基礎進行專用集成電路或現場可編程邏輯門陣列的邏輯設計，以減少設計周期。
IP核分為軟核、硬核和固核。軟核通常是與工藝無關、具有寄存器傳輸級硬件描述語言描述的設計代碼，可以進行後續設計;硬核是前者通過邏輯綜合、布局、布線之後的壹系列工藝文件，具有特定的工藝形式、物理實現方式;固核則通常介於上面兩者之間，它已經通過功能驗證、時序分析等過程，設計人員可以以邏輯門級網表的形式獲取。