模塊prbs(clk，rst，m _ out)；
輸入clk，rst
輸出m _ out
寄存器[7:0]reg _ buf；
reg x；
始終@(posedge clk或posedge rst)
如果(！rst)
開始
reg _ buf[7:0]& lt；= 8 ' b 1000 _ 0000；
x & lt= 1 ' b 1；
結束
其他
開始
reg _ buf[7:0]& lt；= {reg_buf[6:0]，x }；
x & lt= reg_buf[7]^reg_buf[3]^reg_buf[2]^reg_buf[1]；
結束
賦值m _ out = reg _ buf[7]；
末端模塊