Xilinx分頻源代碼

在這麽高的頻率下寫壹個可變頻率的方波是不可能的，因為verilog只能對方波進行除法運算，而不能進行乘法運算。V5的芯片足夠高，可以運行到1G，但是PLL應該不可能產生1G的方波，但是1G的方波只能被2、4、6分頻。。。。(如果不需要50%的占空比，可以除以3和5。。。)，即最多能產生500M、333M、250M三種頻率。從250M到500M不可能實現1M的步進，只能用模擬電路產生波形。