嚴格的說DDR應該叫DDR SDRAM，人們習慣稱為DDR，部分初學者也常看到DDR SDRAM，就認為是SDRAM。DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動態隨機存儲器的意思。DDR內存是在SDRAM內存基礎上發展而來的，仍然沿用SDRAM生產體系，因此對於內存廠商而言，只需對制造普通SDRAM的設備稍加改進，即可實現DDR內存的生產，可有效的降低成本。
SDRAM在壹個時鐘周期內只傳輸壹次數據，它是在時鐘的上升期進行數據傳輸；而DDR內存則是壹個時鐘周期內傳輸兩次次數據，它能夠在時鐘的上升期和下降期各傳輸壹次數據，因此稱為雙倍速率同步動態隨機存儲器。DDR內存可以在與SDRAM相同的總線頻率下達到更高的數據傳輸率。
與SDRAM相比：DDR運用了更先進的同步電路，使指定地址、數據的輸送和輸出主要步驟既獨立執行，又保持與CPU完全同步；DDR使用了DLL(Delay Locked Loop，延時鎖定回路提供壹個數據濾波信號)技術，當數據有效時，存儲控制器可使用這個數據濾波信號來精確定位數據，每16次輸出壹次，並重新同步來自不同存儲器模塊的數據。DDR本質上不需要提高時鐘頻率就能加倍提高SDRAM的速度，它允許在時鐘脈沖的上升沿和下降沿讀出數據，因而其速度是標準SDRA的兩倍。
從外形體積上DDR與SDRAM相比差別並不大，他們具有同樣的尺寸和同樣的針腳距離。但DDR為184針腳，比SDRAM多出了16個針腳，主要包含了新的控制、時鐘、電源和接地等信號。DDR內存采用的是支持2.5V電壓的SSTL2標準，而不是SDRAM使用的3.3V電壓的LVTTL標準。
DDR內存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內存顆粒實際的工作頻率，但是由於DDR內存可以在脈沖的上升和下降沿都傳輸數據，因此傳輸數據的等效頻率是工作頻率的兩倍。
DDR2/DDR II（Double Data Rate 2）SDRAM是由JEDEC（電子設備工程聯合委員會）進行開發的新生代內存技術標準，它與上壹代DDR內存技術標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數據傳輸的基本方式，但DDR2內存卻擁有兩倍於上壹代DDR內存預讀取能力（即：4bit數據讀預取）。換句話說，DDR2內存每個時鐘能夠以4倍外部總線的速度讀/寫數據，並且能夠以內部控制總線4倍的速度運行。
此外，由於DDR2標準規定所有DDR2內存均采用FBGA封裝形式，而不同於目前廣泛應用的TSOP/TSOP-II封裝形式，FBGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內存的穩定工作與未來頻率的發展提供了堅實的基礎。回想起DDR的發展歷程，從第壹代應用到個人電腦的DDR200經過DDR266、DDR333到今天的雙通道DDR400技術，第壹代DDR的發展也走到了技術的極限，已經很難通過常規辦法提高內存的工作速度；隨著Intel最新處理器技術的發展，前端總線對內存帶寬的要求是越來越高，擁有更高更穩定運行頻率的DDR2內存將是大勢所趨。
DDR2與DDR的區別：
1、延遲問題：
從上表可以看出，在同等核心頻率下，DDR2的實際工作頻率是DDR的兩倍。這得益於DDR2內存擁有兩倍於標準DDR內存的4BIT預讀取能力。換句話說，雖然DDR2和DDR壹樣，都采用了在時鐘的上升延和下降延同時進行數據傳輸的基本方式，但DDR2擁有兩倍於DDR的預讀取系統命令數據的能力。也就是說，在同樣100MHz的工作頻率下，DDR的實際頻率為200MHz，而DDR2則可以達到400MHz。
這樣也就出現了另壹個問題：在同等工作頻率的DDR和DDR2內存中，後者的內存延時要慢於前者。舉例來說，DDR 200和DDR2-400具有相同的延遲，而後者具有高壹倍的帶寬。實際上，DDR2-400和DDR 400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200MHz，而DDR2-400的核心工作頻率是100MHz，也就是說DDR2-400的延遲要高於DDR400。
2、封裝和發熱量：
DDR2內存技術最大的突破點其實不在於用戶們所認為的兩倍於DDR的傳輸能力，而是在采用更低發熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標準DDR的400MHZ限制。
DDR內存通常采用TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當頻率更高時，它過長的管腳就會產生很高的阻抗和寄生電容，這會影響它的穩定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的原因。而DDR2內存均采用FBGA封裝形式。不同於目前廣泛應用的TSOP封裝形式，FBGA封裝提供了更好的電氣性能與散熱性，為DDR2內存的穩定工作與未來頻率的發展提供了良好的保障。
DDR2內存采用1.8V電壓，相對於DDR標準的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發熱量，這壹點的變化是意義重大的。
DDR2采用的新技術：
除了以上所說的區別外，DDR2還引入了三項新的技術，它們是OCD、ODT和Post CAS。
OCD（Off-Chip Driver）：也就是所謂的離線驅動調整，DDR II通過OCD可以提高信號的完整性。DDR II通過調整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性；通過控制電壓來提高信號品質。
ODT：ODT是內建核心的終結電阻器。我們知道使用DDR SDRAM的主板上面為了防止數據線終端反射信號需要大量的終結電阻。它大大增加了主板的制造成本。實際上，不同的內存模組對終結電路的要求是不壹樣的，終結電阻的大小決定了數據線的信號比和反射率，終結電阻小則數據線信號反射低但是信噪比也較低；終結電阻高，則數據線的信噪比高，但是信號反射也會增加。因此主板上的終結電阻並不能非常好的匹配內存模組，還會在壹定程度上影響信號品質。DDR2可以根據自己的特點內建合適的終結電阻，這樣可以保證最佳的信號波形。使用DDR2不但可以降低主板成本，還得到了最佳的信號品質，這是DDR不能比擬的。
Post CAS：它是為了提高DDR II內存的利用效率而設定的。在Post CAS操作中，CAS信號（讀寫/命令）能夠被插到RAS信號後面的壹個時鐘周期，CAS命令可以在附加延遲（Additive Latency）後面保持有效。原來的tRCD（RAS到CAS和延遲）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中進行設置。由於CAS信號放在了RAS信號後面壹個時鐘周期，因此ACT和CAS信號永遠也不會產生碰撞沖突。
采用雙通道運行，速度是DDR的2倍。
總的來說，DDR2采用了諸多的新技術，改善了DDR的諸多不足，雖然它目前有成本高、延遲慢能諸多不足，但相信隨著技術的不斷提高和完善，這些問題終將得到解決。
針對Intel新型芯片的壹代內存技術（但目前主要用於顯卡內存），頻率在800M以上，和DDR2相比優勢如下：
(1)功耗和發熱量較小：吸取了DDR2的教訓，在控制成本的基礎上減小了能耗和發熱量，使得DDR3更易於被用戶和廠家接受。
(2)工作頻率更高：由於能耗降低，DDR3可實現更高的工作頻率，在壹定程度彌補了延遲時間較長的缺點，同時還可作為顯卡的賣點之壹，這在搭配DDR3顯存的顯卡上已有所表現。
(3)降低顯卡整體成本：DDR2顯存顆粒規格多為4M X 32bit，搭配中高端顯卡常用的128MB顯存便需8顆。而DDR3顯存規格多為8M X 32bit，單顆顆粒容量較大，4顆即可構成128MB顯存。如此壹來，顯卡PCB面積可減小，成本得以有效控制，此外，顆粒數減少後，顯存功耗也能進壹步降低。
(4)通用性好：相對於DDR變更到DDR2，DDR3對DDR2的兼容性更好。由於針腳、封裝等關鍵特性不變，搭配DDR2的顯示核心和公版設計的顯卡稍加修改便能采用DDR3顯存，這對廠商降低成本大有好處。
目前，DDR3顯存在新出的大多數中高端顯卡上得到了廣泛的應用。
設計
壹、DDR3在DDR2基礎上采用的新型設計：
DDR3
1．8bit預取設計，而DDR2為4bit預取，這樣DRAM內核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。
2．采用點對點的拓樸架構，以減輕地址/命令與控制總線的負擔。
3．采用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
二、DDR3與DDR2幾個主要的不同之處 ：
1.突發長度（Burst Length，BL）
由於DDR3的預取為8bit，所以突發傳輸周期（Burst Length，BL）也固定為8，而對於DDR2和早期的DDR架構系統，BL=4也是常用的，DDR3為此增加了壹個4bit Burst Chop（突發突變）模式，即由壹個BL=4的讀取操作加上壹個BL=4的寫入操作來合成壹個BL=8的數據突發傳輸，屆時可通過A12地址線來控制這壹突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3內存中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
2.尋址時序（Timing）
就像DDR2從DDR轉變而來後延遲周期數增加壹樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL範圍壹般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了壹個時序參數——寫入延遲（CWD），這壹參數將根據具體的工作頻率而定。
3.DDR3新增的重置（Reset）功能
重置是DDR3新增的壹項重要功能，並為此專門準備了壹個引腳。DRAM業界很早以前就要求增加這壹功能，如今終於在DDR3上實現了。這壹引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內存將停止所有操作，並切換至最少量活動狀態，以節約電力。
在Reset期間，DDR3內存將關閉內在的大部分功能，所有數據接收與發送器都將關閉，所有內部的程序裝置將復位，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬數據總線上的任何動靜。這樣壹來，將使DDR3達到最節省電力的目的。
4.DDR3新增ZQ校準功能
ZQ也是壹個新增的腳，在這個引腳上接有壹個240歐姆的低公差參考電阻。這個引腳通過壹個命令集，通過片上校準引擎（On-Die Calibration Engine，ODCE）來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這壹指令後，將用相應的時鐘周期（在加電與初始化之後用512個時鐘周期，在退出自刷新操作後用256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。
5.參考電壓分成兩個
在DDR3系統中，對於內存系統工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數據總線服務的VREFDQ，這將有效地提高系統數據總線的信噪等級。
6.點對點連接（Point-to-Point，P2P）
這是為了提高系統性能而進行的重要改動，也是DDR3與DDR2的壹個關鍵區別。在DDR3系統中，壹個內存控制器只與壹個內存通道打交道，而且這個內存通道只能有壹個插槽，因此，內存控制器與DDR3內存模組之間是點對點（P2P）的關系（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數據總線的負載。而在內存模組方面，與DDR2的類別相類似，也有標準DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務器）之分，其中第二代FB-DIMM將采用規格更高的AMB2（高級內存緩沖器）。
面向64位構架的DDR3顯然在頻率和速度上擁有更多的優勢，此外，由於DDR3所采用的根據溫度自動自刷新、局部自刷新等其它壹些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動設備的歡迎，就像最先迎接DDR2內存的不是臺式機而是服務器壹樣。在CPU外頻提升最迅速的PC臺式機領域，DDR3未來也是壹片光明。目前Intel所推出的新芯片-熊湖(Bear Lake)，其將支持DDR3規格，而AMD也預計同時在K9平臺上支持DDR2及DDR3兩種規格。
發展
早在2002年6月28日，JEDEC就宣布開始開發DDR3內存標準，但從目前的情況來看，DDR2才剛開始普及，DDR3標準更是連影也沒見到。不過目前已經有眾多廠商拿出了自己的DDR3解決方案，紛紛宣布成功開發出了DDR3內存芯片，從中我們仿佛能感覺到DDR3臨近的腳步。而從已經有芯片可以生產出來這壹點來看，DDR3的標準設計工作也已經接近尾聲。
半導體市場調查機構iSuppli預測DDR3內存將會在2008年替代DDR2成為市場上的主流產品，iSuppli認為在那個時候DDR3的市場份額將達到55%。不過，就具體的設計來看，DDR3與DDR2的基礎架構並沒有本質的不同。從某種角度講，DDR3是為了解決DDR2發展所面臨的限制而催生的產物。
由於DDR2內存的各種不足，制約了其進壹步的廣泛應用，DDR3內存的出現，正是為了解決DDR2內存出現的問題，具體有：
更高的外部數據傳輸率
更先進的地址/命令與控制總線的拓樸架構
在保證性能的同時將能耗進壹步降低
為了滿足這些要求，DDR3內存在DDR2內存的基礎上所做的主要改進包括：
8bit預取設計，DDR2為4bit預取，這樣DRAM內核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。
采用點對點的拓樸架構，減輕地址/命令與控制總線的負擔。
采用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
DDR3內存的技術改進
邏輯Bank數量
DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。
封裝（Packages）
DDR3由於新增了壹些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。並且DDR3必須是綠色封裝，不能含有任何有害物質。
突發長度（BL，Burst Length）
由於DDR3的預取為8bit，所以突發傳輸周期（BL，Burst Length）也固定為8，而對於DDR2和早期的DDR架構的系統，BL=4也是常用的，DDR3為此增加了壹個4-bit Burst Chop（突發突變）模式，即由壹個BL=4的讀取操作加上壹個BL=4的寫入操作來合成壹個BL=8的數據突發傳輸，屆時可通過A12地址線來控制這壹突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3內存中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
尋址時序（Timing）
就像DDR2從DDR轉變而來後延遲周期數增加壹樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL範圍壹般在2至5之間，而DDR3則在5至11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了壹個時序參數——寫入延遲（CWD），這壹參數將根據具體的工作頻率而定。
看完這些妳再不明白，我就沒辦法了！