比如放‘0’&；temp_node2(2)和amptemp_node2(1)' 0 '被賦給壹個中間信號T，然後Ain在組件實例化語句中與這個中間信號T相關聯:Ain = >；t .
VHDL主要用於描述數字系統的結構、行為、功能和接口。除了許多具有硬件特征的語句外，VHDL的語言形式、描述風格和語法與通用計算機高級語言非常相似。
VHDL的程序結構的特點是將壹個工程設計或設計實體分為外部和內部兩部分，既涉及實體的內部功能，又涉及算法完成部分。定義了壹個設計實體的外部接口後，壹旦其內部開發完成，其他設計就可以直接調用這個實體。
擴展數據:
與其他硬件描述語言相比，VHDL具有以下特點:
強大而靈活的設計:
VHDL具有強大的語言結構，可以用簡潔明了的源代碼描述復雜的邏輯控制。具有多級設計描述的功能，可以逐層細化，最終可以直接生成電路級描述。
VHDL支持同步電路、異步電路和隨機電路的設計，這是其他硬件描述語言無法比擬的。VHDL還支持各種設計方法，既有自底向上的設計，也有自頂向下的設計。它支持模塊化設計和層次化設計。
廣泛支持和易於修改:
由於VHDL已經成為IEEE標準規定的硬件描述語言，大部分EDA工具幾乎都支持VHDL，這為VHDL的進壹步普及和廣泛應用奠定了基礎。在硬件電路設計過程中，主要的設計文件是用VHDL編寫的源代碼。因為VHDL易於閱讀和結構化，所以很容易修改設計。
百度百科-vhdl