tlb快表；轉換後備緩沖器；旁路轉換緩沖；翻譯後援緩沖器；後援緩沖器。
Research of the Key Technology for Low-Power TLB Design.
低功耗TLB設計關鍵技術研究。
The Research on Reconfigurable SoC DFT Structure and TLB Test Scheduling Strategy.
可重構SoC DFT架構與TLB測試調度策略研究。
Research on TLB Design Methodology of Embedded Processor.
嵌入式處理器TLB設計方法研究。
But this design choice ignores the effect of TLB misses.
但是這樣的設計忽略了TLB失配對系統性能的影響。